



저작자표시-비영리-변경금지 2.0 대한민국

이용자는 아래의 조건을 따르는 경우에 한하여 자유롭게

- 이 저작물을 복제, 배포, 전송, 전시, 공연 및 방송할 수 있습니다.

다음과 같은 조건을 따라야 합니다:



**저작자표시.** 귀하는 원저작자를 표시하여야 합니다.



**비영리.** 귀하는 이 저작물을 영리 목적으로 이용할 수 없습니다.



**변경금지.** 귀하는 이 저작물을 개작, 변형 또는 가공할 수 없습니다.

- 귀하는, 이 저작물의 재이용이나 배포의 경우, 이 저작물에 적용된 이용허락조건을 명확하게 나타내어야 합니다.
- 저작권자로부터 별도의 허가를 받으면 이러한 조건들은 적용되지 않습니다.

저작권법에 따른 이용자의 권리는 위의 내용에 의하여 영향을 받지 않습니다.

이것은 [이용허락규약\(Legal Code\)](#)을 이해하기 쉽게 요약한 것입니다.

[Disclaimer](#)

博士學位論文

PAALD 방법으로 증착된  $\text{Al}_2\text{O}_3$  (BOX Layer)  
박막을 이용한 SOI 구조 형성에 관한 연구



濟州大學校 大學院

物理學科

姜民城

2006年 12月

博士學位論文

PAALD 방법으로 증착된  $\text{Al}_2\text{O}_3$  (BOX Layer)  
박막을 이용한 SOI 구조 형성에 관한 연구



濟州大學校 大學院

物理學科

姜民城

2006年 12月

# PAALD 방법으로 증착된 Al<sub>2</sub>O<sub>3</sub> (BOX Layer) 박막을 이용한 SOI 구조 형성에 관한 연구

指導教授 崔致圭

姜民城

이 論文을 理學 博士學位 論文으로 提出함

2006年 12月

姜民城의 理學 博士學位 論文을 認准함

審査委員長 \_\_\_\_\_

委 員 \_\_\_\_\_

委 員 \_\_\_\_\_

委 員 \_\_\_\_\_

委 員 \_\_\_\_\_

濟州大學校 大學院

2006年 12月

# **A Study on the SOI Structure Using Al<sub>2</sub>O<sub>3</sub> (BOX Layer) Film Deposited by PAALD**

Min Sung Kang  
(Supervised by professor Chi Kyu Choi)

A thesis submitted in partial fulfillment of the requirement for the degree  
of Doctor of Science

2006. 12.

This thesis has been examined and approved.

\_\_\_\_\_  
\_\_\_\_\_  
\_\_\_\_\_  
\_\_\_\_\_  
\_\_\_\_\_

\_\_\_\_\_  
Date

Department of Physics  
GRADUATE SCHOOL  
CHEJU NATIONAL UNIVERSITY

# 목 차

List of Figures .....	iii
List of Tables .....	ix
Abstract .....	x
I. 서 론 .....	1
1. Atomic layer deposition 개발 현황 .....	3
2. ALD 방법에 의하여 형성된 $\text{Al}_2\text{O}_3$ 박막의 특성 .....	7
3. SOI 개발 현황과 특성 .....	9
4. 본 연구의 목적 .....	15
II. 이론 .....	16
1. ALD 성장기구 .....	16
1) 부착 ALD .....	17
2) 치환 ALD .....	20
2. 화학흡착과 물리흡착 .....	23
3. ALD 온도구간과 성장률 .....	25
4. 직접접합에 의한 SOI 형성기구 .....	28
1) 실리콘 직접접합 .....	30
2) 초기접합에서의 수소결합의 반응기구 .....	31
3) 열처리 온도구간에 따른 결합 반응기구 .....	34
III. 실험 .....	39
1. TALD 법과 PAALD 법에 의한 $\text{Al}_2\text{O}_3$ 박막 증착 .....	39
1) 증착장비 및 반응가스 .....	39
2) $\text{Al}_2\text{O}_3$ 박막 형성 .....	45
3) 후열처리 방법 .....	47

4) Al <sub>2</sub> O <sub>3</sub> 박막의 물성 분석 .....	49
2. SOI 구조 형성 .....	50
1) SDB법에 의한 SOI 제조 .....	50
2) 접합에너지 분석 .....	52
3) 실리콘 연마를 통한 SOI 활성층 박막화 .....	52
4) SOI 접합 특성 분석 .....	55
IV. 결과 및 논의 .....	56
1. Al <sub>2</sub> O <sub>3</sub> 박막 증착조건과 플라즈마 특성 .....	56
1) TALD의 온도구간 및 증착률 .....	56
2) PAALD의 온도 구간 및 플라즈마 특성 .....	58
3) Feeding 조건에 따른 Al <sub>2</sub> O <sub>3</sub> 박막의 성장 특성 .....	64
2. Al <sub>2</sub> O <sub>3</sub> 박막의 물성 .....	69
1) As-deposited Al <sub>2</sub> O <sub>3</sub> 박막의 물성 .....	69
2) 열처리된 Al <sub>2</sub> O <sub>3</sub> 박막의 Blister 생성 .....	74
3) 열처리된 Al <sub>2</sub> O <sub>3</sub> 박막의 물성 .....	80
4) Al <sub>2</sub> O <sub>3</sub> /Si(100) 구조의 계면 상태 .....	88
5) Al <sub>2</sub> O <sub>3</sub> 박막의 전기적 특성 .....	93
6) Al <sub>2</sub> O <sub>3</sub> 박막의 성장 및 blister 생성기구 .....	98
3. SDB 접합 특성 .....	108
1) 실온 접합 특성 .....	108
2) 열처리 접합 특성 .....	113
3) 실리콘 연마 공정 후의 SOI 표면 특성 .....	126
4. SOI 특성 평가 .....	129
1) 물리적 접합 결함 .....	129
2) 전기적 특성 .....	137
V. 결론 .....	141
References .....	144

## List of Figures

Fig. 1.	Schematic structure of bulk and SOI transistor (a) bulk transistor, (b) SOI transistor. ....	11
Fig. 2.	(a) Sketch of CMOS transistors showing partially depleted, fully depleted, and thin body SOI devices, (b) applications of SOI cording to thickness of buried oxide layer and SOI layer. ....	12
Fig. 3.	Growth model of Al <sub>2</sub> O <sub>3</sub> film deposited by ALD. ....	18
Fig. 4.	Basic sequence of ALD for compound AB, elemental reactants, A and B <sub>n</sub> . ....	19
Fig. 5.	A cluster model of exchange ALD reaction which forms the compound XY using reatants AX and BY. ....	22
Fig. 6.	Langmuir model of surface energies. Chemisorption of (a) atom A on B(s) surface without a precursor state or an activation energy, and (b) reactant molecule B <sub>n</sub> on an A(s) surface via a precursor state B <sub>n</sub> '(s) and an activation energy E <sub>a</sub> '(B <sub>n</sub> ). ....	24
Fig. 7.	Variation of growth rate as a function of substrate temperature in ALD reaction. ....	26
Fig. 8.	Schematic diagram of bonded and thinned silicon wafers for SOI structure. ....	29
Fig. 9.	Schematic diagram of a linkage of three water molecules between two hydrophilic mating surfaces to bridge the wafers at room temperature. ....	33
Fig. 10.	The proposed bonding model for hydrophilic Si wafer bonding at different temperatures, (a) RT~110 °C, (b) 110~150 °C, (c) 150~800 °C and (d) > 800 °C. ....	35
Fig. 11.	Photograph showing the MSCVD-8000 system. ....	40
Fig. 12.	Schematic drawing of the top view of the MSCVD-8000 system ....	40
Fig. 13.	The GUI screen of maintenance mode of the MSCVD-8000 system. ....	41
Fig. 14.	Schematic drawing of the traveling wafer type reactor. ....	44



Fig. 15.	Oligomercity of trimethylaluminium. ....	46
Fig. 16.	Flow chart of the process sequence of gas supply by using TALD and PAALD for the growth of Al <sub>2</sub> O <sub>3</sub> film. ....	48
Fig. 17.	Manufacturing process of SOI used in silicon direct bonding. ·	51
Fig. 18.	Schematic diagram of the crack-opening method. ....	55
Fig. 19.	Infra-red transmission image of measuring the crack length by inserting blade. ....	53
Fig. 20.	Growth rate and uniformity of Al <sub>2</sub> O <sub>3</sub> film by using TALD a function of substrate temperature. ....	59
Fig. 21.	Linearity of Al <sub>2</sub> O <sub>3</sub> film growth with the number of cycles by using TALD. ....	59
Fig. 22.	Pressure conditions in RPG and reactor as function of Ar flow rate. ....	60
Fig. 23.	Plasma density and electron temperature in RPG measured form Langmuir probe as a function of Ar flow rate. ....	60
Fig. 24.	Pressure conditions in RPG and reactor as a function of Ar + O <sub>2</sub> flow rate. ....	62
Fig. 25.	Plasma density and electron temperature in RPG measured form Langmuir probe as a function of Ar+ O <sub>2</sub> flow rate. ....	62
Fig. 26.	Growth rate and uniformity of Al <sub>2</sub> O <sub>3</sub> film by using PAALD a function of substrate temperature. ....	63
Fig. 27.	Linearity of Al <sub>2</sub> O <sub>3</sub> film growth with the number of cycles by using PAALD. ....	63
Fig. 28.	Growth rate as a function of precursor feeding conditions for the precursors, (a) TMA and (b) H <sub>2</sub> O & O <sub>2</sub> plasma. ....	65
Fig. 29.	Atomic concentration measured from AES depth profile of as-deposited Al <sub>2</sub> O <sub>3</sub> grown by (a) TALD, (b) PAALD. ....	70
Fig. 30.	XPS narrow scan spectra of as-deposited Al <sub>2</sub> O <sub>3</sub> grown by (a) TALD and (b) PAALD. ....	71
Fig. 31.	Refractive index and density of Al <sub>2</sub> O <sub>3</sub> film grown by TALD and PAALD as a function of substrate temperature. ....	73

Fig. 32.	SEM images of blister on Al <sub>2</sub> O <sub>3</sub> films grown by TALD with a thickness of 2000 Å, annealed at 1100 °C in N <sub>2</sub> -ambient for 1 hour, showing (a) top view and (b) cross sectional view. ....	75
Fig. 33.	SEM images showing the tendency of blister formation according to the deposition condition. (a) Al <sub>2</sub> O <sub>3</sub> , flms grown by TALD with various thickness of 1000, 2000 and 3000 Å at substrate temperature of 500 °C, annealed at 1100 °C in N <sub>2</sub> ambient for 1 hour, (b) Al <sub>2</sub> O <sub>3</sub> , films grown by PAALD with a thickness of 2000 Å at substrate temperature of 450, 500 and 550 °C, annealed at 1100 °C in N <sub>2</sub> ambient for 1 hour. ....	76
Fig. 34.	SEM images showing the tendency of blister formation according to deposition condition, (a) Al <sub>2</sub> O <sub>3</sub> , films grown by TALD with various thickness of 100, 500, 1000 and 2000 Å at substrate temperature of 400 °C, annealed at 1100 °C in N <sub>2</sub> ambient for 1 hour, (b) Al <sub>2</sub> O <sub>3</sub> , films grown by PAALD with various thickness of 2000 and 3000 Å at substrate temperature of 600 °C, annealed at 1100 °C in N <sub>2</sub> ambient for 1 hour. ....	77
Fig. 35.	Thickness shrinkage tendency as a function of Al <sub>2</sub> O <sub>3</sub> film thickness and annealing temperature. ....	79
Fig. 36.	Surface roughness of Al <sub>2</sub> O <sub>3</sub> film with various thickness as a function of annealing temperature. ....	81
Fig. 37.	XRD spectra of Al <sub>2</sub> O <sub>3</sub> films grown by PAALD with a thickness of 1000 Å at a substrate temperature of 500 °C, annealed at various temperature of 600, 800, 900, 1000 and 1100 °C in N <sub>2</sub> ambient for 1 hour. ....	84
Fig. 38.	HRXRR spectra of Al <sub>2</sub> O <sub>3</sub> films grown by PAALD with a thickness of 2000 Å at a substrate temperature of 500 °C with various annealing temperature at 600, 900 and 1100 °C in N <sub>2</sub> ambient for 1 hour. ....	86

Fig. 39.	SEM images showing the surface morphology of Al <sub>2</sub> O <sub>3</sub> films grown by PAALD with a thickness of 1000 Å at a substrate temperature of 500 °C with various annealing temperature at 600, 900 and 1100 °C in N <sub>2</sub> ambient for 1 hour. ....	86
Fig. 40.	Atomic concentration measured from AES depth profile of Al <sub>2</sub> O <sub>3</sub> films grown by PAALD with a thickness of 1000 Å at a substrate temperature of 500 °C, with annealing temperature at 1100 °C in N <sub>2</sub> ambient for 1 hour. ....	87
Fig. 41.	Density of Al <sub>2</sub> O <sub>3</sub> films grown by PAALD as a function of substrate temperature and annealing temperature. ....	89
Fig. 42.	Simulation modeling for the calculation of thickness, structure and composition for (a) Al <sub>2</sub> O <sub>3</sub> /Si, (b) Al <sub>2</sub> O <sub>3</sub> /SiO-SiO <sub>2</sub> /Si, (c) Al <sub>2</sub> O <sub>3</sub> /SiO <sub>2</sub> /Si and (d) Al <sub>2</sub> O <sub>3</sub> -void/Al <sub>2</sub> O <sub>3</sub> /SiO <sub>2</sub> /Si structure by using spectroscopic ellipsometry. Schematic drawing of the traveling wafer type reactor. ....	90
Fig. 43.	The thickness shrinkage characteristics and interface oxide state of Al <sub>2</sub> O <sub>3</sub> films with a thickness of 2150 Å, grown by (a) TALD and (b) PAALD annealed at various temperature up to 1100 °C in N <sub>2</sub> ambient for 1 hour. ....	92
Fig. 44.	Cross sectional HRTEM image of Al <sub>2</sub> O <sub>3</sub> films grown by PAALD with thickness of 2000 Å on Si substrate, showing (a) & (b) as-deposited film with magnification of 80 K, (c) & (d) film annealed at 1100 °C in N <sub>2</sub> ambient for 2 hour with magnification of 500 K. ....	94
Fig. 45.	C-V Characteristics of Al <sub>2</sub> O <sub>3</sub> films grown by PAALD for (a) as deposited film and (b) film annealed at 1100 °C for 1 hour. ....	96
Fig. 46.	Leakage current density of Al <sub>2</sub> O <sub>3</sub> film grown by PAALD as a function of annealing temperature. ....	99
Fig. 47.	Breakdown voltage of Al <sub>2</sub> O <sub>3</sub> film grown by PAALD as a function of annealing temperature. ....	99

Fig. 48.	Thermal stress hysteresis of Al <sub>2</sub> O <sub>3</sub> film grown by TALD and PAALD as a function of annealing temperature. ....	101
Fig. 49.	Partial pressure of various species measured from residual gas analysis during (a) TALD and (b) PAALD deposition process. ....	103
Fig. 50.	Growth model of Al <sub>2</sub> O <sub>3</sub> films grown by PAALD. ....	105
Fig. 51.	Etching rate of Al <sub>2</sub> O <sub>3</sub> film grown by TALD and PAALD after RCA cleaning for 10 minute. ....	110
Fig. 52.	Surface roughness of Al <sub>2</sub> O <sub>3</sub> film grown by PAALD with a thickness of 1000 Å after RCA cleaning. ....	110
Fig. 53.	IR image of the Si-Al <sub>2</sub> O <sub>3</sub> /Si pair after the initial bonding process at room temperature, showing (a) good bonding state and (b) bad bonding state with bubble and void. ....	112
Fig. 54.	IR image of the Si-Al <sub>2</sub> O <sub>3</sub> /Si pair, showing (a) good initial bonding state, (b) thermal bonding state of (a), (c) initial bonding state with a lot of bubble and (d) thermal bonding state of (c). ....	118
Fig. 55.	IR image of the Si-Al <sub>2</sub> O <sub>3</sub> /Si pair after thermal bonding process with ramp up rate of (a) 5 °C/min and (b) 10 °C/min. ....	120
Fig. 56.	IR image of the Si-Al <sub>2</sub> O <sub>3</sub> /Si pair with a Al <sub>2</sub> O <sub>3</sub> film thickness of (a) 2000 Å and (b) 5000 Å after thermal bonding process at ramp up rate, >5 °C/min. ....	121
Fig. 57.	Bonding energy of the Si-Al <sub>2</sub> O <sub>3</sub> /Si pair measured from blade insertion test as a function of annealing temperature. ....	123
Fig. 58.	IR image of (a) the debonded Si-Al <sub>2</sub> O <sub>3</sub> /Si pair and (b) inner surface of the each splitted pair. ....	124
Fig. 59.	SEM images of inner surface of the debonded Si-Al <sub>2</sub> O <sub>3</sub> /Si pair, showing (a) Si-side, in void & edge, (b) Si & Al <sub>2</sub> O <sub>3</sub> /Si-side, in debonded area and (c) Al <sub>2</sub> O <sub>3</sub> /Si-side, in void. ....	125
Fig. 60.	Manufactured SOI wafer buried with Al <sub>2</sub> O <sub>3</sub> film after thinning and CMP. (a) Photograph and (b) IR image ....	127

Fig. 61.	Surface roughness of the top Si layer of SOI wafer buried with Al <sub>2</sub> O <sub>3</sub> film. (a) SEM image and (b) AFM image. ....	128
Fig. 62.	Cross sectional SEM image of the Al <sub>2</sub> O <sub>3</sub> buried SOI. ....	130
Fig. 63.	Cross sectional SEM image of the Al <sub>2</sub> O <sub>3</sub> buried SOI with defects. ....	130
Fig. 64.	SEM image of the surface of Al <sub>2</sub> O <sub>3</sub> /Si after etching top Si from SOI wafer by using RIE. ....	132
Fig. 65.	Scanning acoustic microscopy images of the Al <sub>2</sub> O <sub>3</sub> buried SOI with (a) void and defect, (b) a lot of defect, (c) a few of defect and (d) defect free. ....	133
Fig. 66.	3-dimensional scanning acoustic microscopy images of the Al <sub>2</sub> O <sub>3</sub> buried SOI wafer, (a) with defect and void, (b) without defect ....	134
Fig. 67.	Cross sectional HRTEM image of the Al <sub>2</sub> O <sub>3</sub> buried SOI. ....	136
Fig. 68.	Concept drawing of the Pseudo-MOSFET. ....	138
Fig. 69.	Characteristics of the Pseudo-MOSFET on the Al <sub>2</sub> O <sub>3</sub> buried SOI, (a) drain leakage current, (b) drain current characteristics. ....	139

## List of Tables

Table 1. Comparison of deposition process technology of ALD and CVD. ....	4
Table 2. Materials for atomic layer deposition. ....	6
Table 3. Comparison of Si, SiO <sub>2</sub> and Al <sub>2</sub> O <sub>3</sub> material properties. ....	8
Table 4. Hardware specification of the ALD process module of the MSCVD-8000 system. ....	42
Table 5. Optimized deposition conditions of Al <sub>2</sub> O <sub>3</sub> film by using ALD. ....	57
Table 6. C-V Characteristics of Al <sub>2</sub> O <sub>3</sub> film grown by TALD and PAALD as a function of annealing temperature. ....	97
Table 7. Wafer cleaning process and conditions. ....	107
Table 8. Bonding characteristics according to Al <sub>2</sub> O <sub>3</sub> deposition and annealing conditions. ....	115

## Abstract

In the past couple of decade, silicon on insulator (SOI) structures have been investigated for various device applications, such as three-dimensional integrated circuits, power devices, higher immunity to radiation, novel thin film transistor (TFT) devices and micro machining technologies. Because silicon on insulator (SOI) has solved for the problems of bulk silicon devices associated with junction area, leakage, isolation, and capacitance, SOI has become an attractive technology for future generations of mainstream Ultra Large Scaled Integrated (ULSI) device products.

However, with increasing power dissipation it is becoming more and more problem to transfer the heat from the active region of the circuits to the heat sink. For SOI, the situation is even worse than in bulk technology due to the poor thermal conductivity of the buried insulator. These self heating effect degrades the SOI MOSFETs for ULSI devices in terms of threshold voltage, sub-threshold swing, mobility, etc. Nowadays, many research have been achieved with replacement of the buried oxide (BOX) with  $\text{Al}_2\text{O}_3$  films which were grown atomic layer deposition (ALD) method. Because, the thermal conductivity of  $\text{Al}_2\text{O}_3$  is several tens of times higher than that of silicon dioxide, and as well as it's high breakdown field voltage, and low leakage current characteristics.

ALD  $\text{Al}_2\text{O}_3$  has been considered as a possible candidate for gate oxides as well as  $\text{Ta}_2\text{O}_5$ ,  $\text{HfO}_2$ , and  $\text{ZrO}_2$ . In addition,  $\text{Al}_2\text{O}_3$  has been recently regarded as a good passivation layer, which can prevent hydrogen penetration into the active region of semiconductor devices.

In preparing high dielectric metal oxides with a thickness in the

sub-hundred angstrom range, atomic layer deposition attracts considerable interest owing to its inherent merits in thin film depositions, because of its digital controllability of film thickness which derives from self limiting layer by layer deposition, owing to the surface limited reaction between reactant gases. Moreover, ALD recently became a serious alternative to the conventional chemical vapor deposition because of its excellent film step coverage on sub-micrometer features, which is one of the most important requirements for fabricating micro-electronic devices.

In this work, we suggest a SOI buried with  $\text{Al}_2\text{O}_3$  which was deposited by plasma assisted atomic layer deposition (PAALD).  $\text{Al}_2\text{O}_3$  films which were grown with trimethylaluminum (TMA) and  $\text{H}_2\text{O}$  by using thermal ALD (TALD) method had poor physical characteristics in comparison with that of TMA and  $\text{O}_2$  plasma assisted ALD method in high temperature annealing. In the case of PAALD, we supposed that oxygen radicals generated by plasma act as an active oxidant with TMA. Then, concentration rate of OH group and other unstable state elements inside of  $\text{Al}_2\text{O}_3$  film is so small, and as a results, it decreases the thermal stress of the films efficiently. We could prove there are some different formation characteristics of  $\text{Al}_2\text{O}_3$  films from between TALD and PAALD method by using HRXRD, spectroscopic ellipsometry, residual gas analysis, thermal stress analysis, C-V measurement and, XPS.

After  $\text{Al}_2\text{O}_3$  films were grown onto 4 inch Si(100) wafer, through standard RCA cleaning, high temperature silicon direct bonding and CMP process, we fabricated the  $\text{Al}_2\text{O}_3$  buried SOI wafer. Scanning acoustic microscopy (SAM), infra-red transmission (IR), HRTEM results indicated the PAALD  $\text{Al}_2\text{O}_3$  buried SOI structure was fabricated completely, by conventional silicon direct bonding (SDB) without micro defects in the interface. Also, we could measure the reasonable electric characteristics from the Pseudo-MOSFET devices which is widely accepted as a



characterization method for the SOI wafer. It confirms that PAALD  $\text{Al}_2\text{O}_3$  films have sufficient quality to be used as the buried oxide of SOI wafer. It is believed that our work is successful in improving the  $\text{Al}_2\text{O}_3$  buried SOI characteristics in the view point of control of micro defects generation in the interface, during fabrication of the SDB SOI process.



## I. 서론

최근 반도체 소자의 기술은 눈부시게 발전하여 90 nm 급 dynamic random access memory (DRAM), integrated circuit (IC) 그리고 central processing unit (CPU) 등 소자의 고집적화 및 고속도화가 급속하게 진행되고 있으며, 현재 50 nm 급 이하의 소자에 대하여서도 많은 연구 성과들이 도출되고 있다. 이러한 연구들의 핵심요소기술은 소자설계에 따른 3D-gate complementary metal-oxide semiconductor (CMOS), Cu 배선 및 diffusion barrier, high- $k$  gate oxide, inter metal dielectric (IMD), metal silicide 그리고 capacitor 재료 개발 등이다. 이와 같은 50 nm 급 고속 및 고집적화 소자설계의 축소에 대한 이득을 더욱 구체적으로 실현해 줄 것으로 기대되는 것이 silicon on insulator (SOI) 웨이퍼를 사용한 fully depleted MOSFET 소자이다 [1-4].

SOI는 반도체 소자가 집적되어질 active Si 층 밑에 SiO<sub>2</sub> 절연층을 형성한 구조로서 지난 수십 년간 상용화를 위하여 많은 연구가 이루어져 왔다[5-7]. SOI 기판을 사용한 MOSFET 소자는 절연체 위에 형성되기 때문에 정전 접합 용량 및 배선 용량을 크게 줄일 수 있어 수십 % 이상의 고속 동작 이득과 소비 전력이 감소되는 등 많은 장점이 있다. 또한 문턱전압을 줄이고, 스위칭 속도를 향상 시킴과 동시에 누설전류도 감소된다. 일반 단결정 실리콘 소자에서는 negative MOS (NMOS)와 positive MOS (PMOS)의 격리를 위하여 well의 형성이 필요하나 SOI 소자인 경우에는 매몰 산화막에 의하여 격리되므로 well이 없는 구조가 가능하다. 따라서 SOI를 사용하게 되면 현 수준의 선폭을 가진 반도체 소자를 bulk Si 에서보다 더욱 고집적화 할 수 있다. 또한 접합 깊이가 top-Si 층의 두께로 제한되므로 shallow junction 과 junction spiking 문제도 근원적으로 제거될 수 있으므로 공정의 단순화로 새로운 기술개발을 위한 비용을 크게 절감할 수 있다. 그리고 top-Si 층이 floating 되어 있으므로 방사선과 같은 외부의 여기에너지로부터 발생하는 soft error도 차단이 된다.

최근의 SOI 연구는 SOI의 특성을 극대화 할 수 있는 소자의 설계기술과 SOI

제작에 따른 소재의 개선과 새로운 매물 산화막 개발 등이다 [8]. SOI MOSFET 소자에서 thermal SiO<sub>2</sub> 박막을 매물 산화막으로 사용할 경우에는 thermal SiO<sub>2</sub> 박막의 열전도도가 우수하지 않아서 자체 발열 (self-heating) 효과가 나타난다. 매물 산화막이 자체 발열 현상이 생기면 소자의 채널 온도 증가로 이동도가 감소되며, 접합온도 증가로 인하여 electro migration이 일어난다. 일반적으로 SOI 소자에서 온도 증가는 power에 비례하고, 벌크 Si 트랜지스터보다 SOI MOSFET 소자에서 훨씬 더 크다. Si 층이 얇아질수록 채널 온도가 급격히 증가한다. 또한 매물 산화막의 두께와 채널 금속 접촉 분리가 증가하면 채널 온도는 상승한다. 따라서 매물 산화막으로 기존의 thermal SiO<sub>2</sub> 대신 절연특성과 열 방출 특성이 우수한 Al<sub>2</sub>O<sub>3</sub> 박막을 사용하면 매물 산화막 층을 얇게 할 수 있으면서도 절연과피 특성이 우수한 소자를 제작할 수 있다. 또한 두께가 100 Å 이하의 Si 층을 가지고 있는 초고속용 thin SOI MOSFET 소자에서 Al<sub>2</sub>O<sub>3</sub> 박막을 매물 산화막 층으로 적용한다면 채널의 박막화에 따른 소자의 온도 상승문제를 원천적으로 방지할 수 있을 것으로 예상된다 [9-10].

## 1. Atomic layer deposition 개발현황

기존의 반도체 소자 공정에서의 박막형성은 대부분 chemical vapor deposition (CVD)과 physical vapor deposition (PVD) 방법으로 이루어지고 있으나 소자의 초고집적화에 따른 90 nm 급 이하의 very large scale integration (VLSI) 소자 공정에 적용하는데 있어서는 그 한계에 이르고 있다. 이러한 소자의 공정에서는 우수한 단차피복성과 정밀한 박막두께에 대한 제어기술이 요구되고 있다. 이러한 문제점을 해결하기 위하여 최근에 단위 원자층으로 박막을 증착할 수 있는 atomic layer deposition (ALD) 기술이 개발되었다. 이 기술은 1974년에 핀란드 헬싱키대학의 Suntola와 Anston 교수 등에 의해 electro luminescence display (EL)의 형광층 형성물질로서 ZnS 박막을 형성하는 과정에서 개발되었다 [11-12]. 1990년 중반이후 우리나라의 반도체 산업체에서는 세계최초로 DRAM 및 flash memory 공정에 ALD 방법에 의한  $Al_2O_3$ 와  $Hf_2O$  박막형성 공정을 적용하였다.

박막형성에 있어서 ALD 방법이 CVD 방법과의 가장 큰 차이는 자기 제한적 반응 (self limiting reaction)과 포화 표면 반응 (saturated surface reaction)에 의해 기상반응 (gas phase reaction)이 억제되고 표면 반응에 의존한다는 것이다. 따라서 형성되는 박막의 두께는 반응주기의 회수에 따라 원자층 (atomic layer) 단위로 제어되는 특성을 가진다 [13-14]. 또한 박막 두께의 균일도 향상과 더불어 단차비가 큰 트렌치 (trench) 또는 비아 (via), 콘택 홀 (contact hole) 구조에서의 단차피복성이 기존의 CVD와 PVD 방법 보다 우수하다. 또한 CVD 방법으로 형성되는 박막은 공정온도와 반응가스의 흐름특성에 의하여 박막의 구조나 성질이 크게 바뀌게 되는데 ALD 방법에서는 그런 공정변수에 민감하지 않는다. 왜냐하면 ALD 방법에서는 온도구간 (temperature window)이 매우 넓고 표면반응에 의존하기 때문에 기판의 부분적인 온도 편차 및 반응 가스 흐름 특성이 박막의 특성에 거의 영향을 미치지 않는다. 따라서 ALD 공정은 12 인치 이상의 대면적 기판에도 매우 균일한 두께와 조성을 제어할 수가 있다 [15]. Table 1은 일반적인 ALD 와 CVD 방법에 의한 박막형성 기술의 특징을

Table 1. Comparison of deposition process technology of ALD and CVD.

Items	ALD	CVD
Deposition method	Atomic layer deposition	Chemical vapor deposition
Thickness range	$\leq 200 \text{ \AA}$	$\leq 200 \text{ \AA}$
Source delivery	Separated pulse	Continuous mixture
Uniformity control	$\text{\AA}$	$10 \text{ \AA}$
Base vacuum	Medium( $1 \times 10^{-3}$ Torr)	Medium( $1 \times 10^{-3}$ Torr)
Deposition temp.	Low	High
Thickness control	Excellent	Fair
Step coverage	Excellent	Good
Film quality	Excellent	Good
Cleanliness	No particles due to surface phase reactions	Particles due to gas phase reactions
Process window	$\leq 1 \%$ dependency on 10% process parameter changes	Strong dependency on process parameter changes
Scalability	Nearly transparent from 200–300nm regarding process results	Major parameter changes needed for same process results from 200–300 nm
Throughput	Very poor	Fair
Extendibility	No limit	90~65 nm technology

나타낸 것이다. 현재까지 반도체 소자 공정에서 ALD 방법에 의하여 형성되는 박막은 주로 고유전율 박막, 산화막 그리고 질화막 이다. 특히 메모리 소자의 gate 절연막과 고유전율 박막은  $\text{SiO}_2$ ,  $\text{Al}_2\text{O}_3$ ,  $\text{Ta}_2\text{O}_5$ ,  $\text{ZrO}_2$ ,  $\text{HfO}_2$  등이 ALD 방법으로 형성되고 있다. 그리고 50 nm 급 소자에 적용되고 있는 SiN, TiN, TaN 등의 Cu 배선확산 방지막 형성도 ALD 방법으로 이루어지고 있다. 또한 CVD와 PVD 방법을 이용하여 형성된 W과 Cu 금속배선과 접촉 층 사이의 seed 층 형성에도 ALD 공정개발이 이용되고 있으며, 최근에는 Ru, Pt, Co, Ni과 같은 배선용 금속 및 silicide 박막형성에 대한 공정이 개발되고 있다. 이와 같이 50 nm 급 소자개발에서 ALD 방법에 의한 박막형성 공정이 점점 확대되고 있는 실정이다. Table 2는 ALD 방법에 의하여 형성된 여러 종류의 박막의 용도 및 그 특성을 나타낸 것이다.



Table 2. Materials for atomic layer deposition.

Items	Application	Reason
SiO <sub>2</sub>	Gate spacer Bit line spacer Silicon Blocking Layer	Low thermal budget Low thermal budget Low thermal budget
SiN	Gate spacer Bit line spacer Hard mask STI liner	No pattern loading/Thickness control No pattern loading/Thickness control Thickness control Thickness control
Al <sub>2</sub> O <sub>3</sub>	Cap. dielectric Gate dielectric	Low leakage/Step coverage Thermal stable/Low leakage
HfO <sub>2</sub>	Cap. dielectric Gate dielectric	Low leakage/Step coverage Thermal stable/Low leakage
TiN	Cap. top electrode Diffusion barrier metal	Low temp./Low impurity/Step coverage
Ta <sub>2</sub> O <sub>5</sub>	Cap. dielectric	High-k/thickness control
TaN	Diffusion Barrier Metal	Diffusion barrier of Cu

## 2. ALD 방법에 의하여 형성된 $\text{Al}_2\text{O}_3$ 박막의 특성

여러 금속 산화박막 중에서 trimethylaluminum (TMA,  $\text{Al}(\text{CH}_3)_3$ )과  $\text{H}_2\text{O}$ 를 precursor로 사용한  $\text{Al}_2\text{O}_3$  박막형성은 ALD 공정에 의하여 실리콘 반도체 소자 제조에 최초로 상용화 되었다.  $\text{Al}_2\text{O}_3$  박막은 물리·화학적으로 매우 안정한 금속 산화물로서 알칼리 이온이나 기타 불순물에 대한 높은 확산 저항성, 높은 유전율, 우수한 열전달 특성과 넓은 파장대의 투과성을 가진 물질이다. 또한  $\text{Al}_2\text{O}_3$  박막은 전기적 절연과 유전 특성으로 MOS 소자의 게이트 절연층 박막과 DRAM의 유전박막으로 이용될 수 있다 [16-17]. 지금까지  $\text{Al}_2\text{O}_3$  박막을 형성하는 방법으로는 reactive sputtering [18]과 reactive evaporation [19]과 같은 PVD 방법과 thermal decomposition 그리고 laser induced CVD과 같은 CVD 방법이 사용되었으나 [20-21] 12 인치 이상 대면적 실리콘 웨이퍼에  $\text{Al}_2\text{O}_3$  박막을 형성하기가 매우 어려운 공정으로 인식되었다.

최근의 소자의 설계가 90 nm 이하로 미세화됨에 따라 MOSFET 소자에서 드레인 전계의 영향이 채널 영역뿐만 아니라 소오스 영역에까지 미치게 되었다. 또한 게이트 산화막에 의한 열전자 주입으로 문턱 전압의 저하와 전달 콘덕턴스 이득 (trans conductance gain)의 저하 등으로 단채널 효과 (short channel effect)가 발생한다. 현재 개발되고 있는 50 nm 급 MOSFET 소자에서 gate 산화막의 유효 두께인  $E_{ot}$ 가  $\sim 15 \text{ \AA}$  이하로 확보되어야 단채널 효과를 제어할 수 있다. 기존의  $\text{SiO}_2$  박막을 50 nm 급 MOSFET 소자의 gate 산화막으로 적용할 경우에는 단채널 효과에 의한 누설전류의 증가를 제어할 방법이 없다. 따라서 이와 같은 소자에서 단채널 효과를 제어하기 위해서는  $\text{SiO}_2$  보다 에너지 밴드 갭이 크고 고유전물질인  $\text{Al}_2\text{O}_3$  또는  $\text{HfO}_2$  박막등의 대체물질이 요구되고 있는 실정이다.  $\text{Al}_2\text{O}_3$  박막은 에너지 밴드 갭 및 유전특성 외에도 열전도도가 열 실리콘 산화막 (thermal  $\text{SiO}_2$ )의 열전도도 1.25 kw/m 보다 약 20 배 정도 높은 27.21 kw/m의 값을 가진다 (Table 3. 참조). 이 값은 실리콘의 열전도도 163.3 kw/m 와 비교하면 약 17% 의 값으로 최근의 SOI 구조 개발에서 주요 과제 중 난제인 SOI 소자의 고속 동작에서 자체발열에 의한 속도 저하의 문제를 획기적으로 극복할 수 있는 가능성을 제시한다 [1-4, 22-23].



Table 3. Comparison of Si, SiO<sub>2</sub> and Al<sub>2</sub>O<sub>3</sub> material properties.

Parameter	Si	SiO <sub>2</sub>	Al <sub>2</sub> O <sub>3</sub>
Structure	Cubic diamond, Fd3m	amorphous	Trigonal (hex), R3c
Density	2.33 gm/cc	2.203 gm/cc	3.97 gm/cc
Melting point	1420 °C	1600 °C	2040 °C
Thermal conductivity	163.3 Wm <sup>-1</sup> K <sup>-1</sup> at 273 K	1.25 Wm <sup>-1</sup> K <sup>-1</sup> at 300 °C	single crystal: 27.21 Wm <sup>-1</sup> K <sup>-1</sup> at 300 K, ceramic: 15.47 Wm <sup>-1</sup> K <sup>-1</sup> at 300 K
Thermal expansion coefficient	4.15×10 <sup>-6</sup> /K	0.55×10 <sup>-6</sup> /K at 300K	5.6 (para) & 5.0 (perp)×10 <sup>-6</sup> /K
Resistivity		>10 <sup>6</sup> Ωcm	>10 <sup>16</sup> Ωcm
Hardness	Knoop 1150	Knoop 500 with 200 g indenter	Knoop 2000 with 2000 g indenter
Specific heat capacity	703 JKgm <sup>-1</sup> K <sup>-1</sup>	703 JKgm <sup>-1</sup> K <sup>-1</sup>	419 JKgm <sup>-1</sup> K <sup>-1</sup>
Dielectric constant	13 at 10 GHz	3.91 at 1 kHz	9.4 at 1 MHz
Refractive index	3.4223 at 5 microns	1.47012 at 0.4 microns	1.74663 at 1.06 microns
Absorption coefficient	0.01 at 3 microns	10×10 <sup>-6</sup> cm <sup>-1</sup> at 1 microns	0.3×10 <sup>-3</sup> cm <sup>-1</sup> at 2.4 eV

### 3. SOI 개발 현황과 특성

SOI라는 용어는 1960년대 말부터 사용되어 온 silicon on sapphire (SOS)에 기원을 두고 있다. SOS는 rhombohedral 구조를 가진 단결정 사파이어 기판 위에 CVD 법으로 실리콘 박막을 에피택셜 증착을 시킨 것이 출발점이다 [24]. 1980년대 초부터 에피택셜 실리콘 박막형성에 대한 연구가 많이 이루어 졌지만, 이와 같은 방법으로 형성된 SOS 구조에서 에피택셜된 실리콘 박막의 결정 결함, 응력 그리고 두께의 균일성 등이 우수하지 않아 소자에 적용하기가 어려웠다. 이러한 문제점을 해결하기 위하여 초기에는 레이저나 할로젠 램프 등을 이용하여 다결정 실리콘 층을 재결정화 시키는 zone melting and recrystallization (ZMR) 법이 주로 사용되어 다공질 실리콘의 산화, 실리콘의 측면 에피택셜 성장 그리고 비정질 실리콘의 재결정화 등이 시도되었다. 이후 기술적 경쟁과정을 통하여 산소 이온 주입 후 열처리 과정에 의한 separation implantation of oxygen ion (SIMOX) 기술 [25], 산화막이 성장된 실리콘 웨이퍼를 직접 접합한 후에 연마 과정을 거치는 bond and etch back SOI (BESOI) 기술 [26], 접합된 웨이퍼가 연마되지 않고 이온 주입된 영역 등을 통하여 분리되도록 하는 Smart Cut (UNIBOND) 기술 [27] 그리고 다공질 실리콘 위의 에피택시 및 웨이퍼 접합 후 절단 공정을 특징으로 하는 epitaxial layer transfer (ELTRAN) 기술 [28] 등이 개발되었다.

SOI 기판 위에 MOSFET을 집적할 경우, 소자가 절연체 위에 상호 분리되어 형성되기 때문에 소자들 간의 신호간섭이 최소화하게 된다. 따라서 이러한 절연 구조에서는 기생정전용량이 감소하고, 소자의 부하 용량이 감소하기 때문에 빠른 동작 속도, 전류이득, 고전압 내구성 및 낮은 소비전력 등의 장점을 얻을 수 있다. 즉 벌크 소자에 비해 접합 면적이 극소화 되므로 집적도를 더욱 높일 수 있다. 또한 동작 속도는 실리콘 박막의 두께, 게이트 산화막의 두께 및 이동도에 의존하더라도 현재 SOI 구조형성 기술 수준에서 같은 구조의 벌크 소자에 비해 약 2 배 정도 향상되고 있다. 그리고 기판 부분에서 에너지 여기에 의하여 발생된 캐리어들이 매몰 산화막에 의해 차단되므로 고온 동작이 가능하고, 외부로 부

터의 우주선 (cosmic ray) 입사로 발생하는 soft error에 대한 우려가 해소된다. 따라서 SOI 기판은 고속, 저전력, 고전압 그리고 고내구성 소자를 제조하기 위한 수단으로서 효과적으로 이용될 수 있다.

MOSFET은 대부분의 초고집적 회로에 있어서 기본 구성 요소가 되며 이를 토대로 하여 SOI 구조의 특징을 살펴보면 Fig. 1과 같다. Fig. 1(a)은 일반적인 CMOS 인버터 (inverter)의 모식도 이다. 일반적인 n-채널 Si-MOSFET에서 실리콘 기판의 두께는 mm 단위를 가지며,  $n^+$  층으로 형성된 소스 (source)와 드레인 (drain)의 깊이는 0.1 mm 정도이다. 게이트 절연막의 아래 부분은 공핍 층으로 양 단자에 인가된 전압에 의해 전계가 형성되며, 공핍층 아래는 중성 영역에 해당한다. 또한 인접 소자와는 역방향으로 바이어스 (bias)된 PN 접합에 의하여 전기적으로 절연되어 있다. 트랜지스터들은 도핑 (doped) 된 우물 (well)이 쌍으로 존재하며 또한, shallow trench isolation (STI)에 의해 절연되어 있다. 그러나 Fig. 1(b)에서 보는 것과 같이 SOI 위에 제작된 CMOS는 top-Si에 직접 제작되어 bulk Si를 사용할 때보다 직접도가 향상되며 채널 층이 매우 얇게 제작되어 진다. SOI 구조에 있어서 실리콘 층의 두께가 0.3 mm 정도인 경우에는 공핍 층 아래에 약간의 중성 영역이 존재하여 부분 공핍 구조 (partially-depleted SOI MOSFET: PDSOI-MOSFET)가 된다. 실리콘 층의 두께가 0.1 mm 이하에 이르게 되면 공핍 층이 매몰 산화막과 맞닿게 되어 중성 영역이 존재하지 않는 완전 공핍 구조 (fully-depleted SOI MOSFET: FDSOI-MOSFET)가 이루어진다. FDSOI-MOSFET을 대상으로 하여 SOI 구조가 제공할 수 있는 장점은 다음과 같다. 즉 접합 정전 용량 과 배선 용량 등을 줄일 수 있어 총 정전 용량의 값이 15~30% 정도가 감소되어 고속 동작이 가능하다 [2-4]. 또한 문턱 전압 곡선의 기울기를 급격하게 하여 문턱 전압의 값을 줄이고, 스위칭 동작을 향상시키며, 저전압에서 전류 수송 능력을 증가시킴과 동시에 누설 전류를 줄일 수 있다. 아울러 온도가 증가하여도 누설 전류와 문턱 전압의 변화가 낮아 500 °C 에 이르는 높은 온도에서도 소자가 동작할 수 있다.

Fig. 2는 CMOS 트랜지스터 제작 공정에서 상부 실리콘 층의 두께에 따른 특성과 용도를 나타낸 것이다. 상부 실리콘 층의 두께가 1 mm 이상은 thick SOI, 1~0.1 mm 영역은 mid SOI, 0.1~10 nm 영역은 thin SOI 그리고 10 nm 이하





Fig. 1. Schematic structure of bulk and SOI transistor, (a) bulk transistor, (b) SOI transistor.



Partially depleted Thin SOI	Fully depleted Ultra thin SOI	Thin-body nano SOI
$L_{gate}=130-70\text{ nm}$	$L_{gate}=100-50\text{ nm}$	$L_{gate}=70-20\text{ nm}$
$T_{gate}=200-50\text{ nm}$	$T_{gate}=50-10\text{ nm}$	$T_{gate}=10-5\text{ nm}$




Fig. 2. (a) Sketch of CMOS transistors showing partially depleted, fully depleted, and thin body SOI devices, (b) applications of SOI according to thickness of buried oxide layer and SOI layer.

는 nano SOI 로 일컬어진다. 이때 thick SOI 는 고전력 소자나 MEMS 용으로 사용되고, mid SOI 와 thin SOI 는 각각 PDSOI와 FDSOI 소자를 기반으로 하는 경우에 사용되며 nano SOI 는 나노 스케일의 극소형 소자나 양자소자에 사용된다. 최근의 Gartner Dataquest의 분석과 예측 결과에 따르면 2000 년에서 2008 년에 이르는 기간 동안에 실리콘 웨이퍼의 시장 규모가 매년 10~15 % 정도의 성장을 유지하는 것에 비하여 SOI 웨이퍼의 시장 규모는 2000 년을 기준으로 하여 2008 년에는 80 배에 이르도록 성장할 것으로 보고 있다. 2005 년도의 시장 규모는 총 10 억불 정도로 실리콘 웨이퍼의 시장의 1/12 에 해당하며, 2008 년에 이르면 1/2에 이르기까지 급속 성장할 것으로 예측하였다.



#### 4. 본 연구의 목적

최근의 SOI 연구는 SOI의 특성을 극대화 할 수 있는 반도체소자의 설계기술과, SOI 제작에 따른 소재의 개선 및 새로운 매물 산화막의 개발 등이다. 현재  $\text{Al}_2\text{O}_3$ 를 SOI의 매물 산화막으로 적용하려는 연구성과는 미미한 정도이고, 최근 에야 연구의 방향성 정도가 거론되어지고 있는 수준이다. SOI 구조에서 매물 산화막로서  $\text{Al}_2\text{O}_3$ 가 응용되어질 경우 매물 산화막의 두께는 응용 소자에 따른 top-Si의 두께와 밀접하게 관계되나 적어도 500Å 이상의 비교적 두꺼운 박막이 요구되고 있다. 이러한 두께 영역의  $\text{Al}_2\text{O}_3$  특성에 관한 연구는 메모리 소자의 gate dielectric이나 cap dielectric과 같은 비교적 두께가 얇은 영역에 비하여 미비하다.  $\text{Al}_2\text{O}_3$  막이 두껍게 형성될 경우에는 고온 열처리온도에 따라 변형에 의한 결함 발생률이 높다. 기존의 ALD  $\text{Al}_2\text{O}_3$  박막은 Al과 O의 전구체 사이의 표면반응이 열분해 반응으로 형성되어 박막 열화문제의 원인이 된다. 따라서 이러한 문제점을 해소하고, sapphire와 거의 동일한 물리·화학적 특성을 갖는  $\text{Al}_2\text{O}_3$  박막을 증착할 수 있는 plasma assisted atomic layer deposition (PAALD)과 같은 새로운 ALD 증착법이 요구되고 있다. PAALD 방법은 플라즈마 활성종의 높은 반응성으로 인하여 불순물이 적고 전기적 특성이 우수한 박막을 증착시킬 수 있는 방법으로 알려져 있으며, 현재 많은 연구가 이루어지고 있다.

본 연구의 목적은 40 nm 급 이상의 차세대 반도체 소자에 적용될 매물 산화막을 기존의  $\text{SiO}_2$  박막 대신 절연특성, 고유전율 그리고 열전도도 등이 우수한 금속 산화막인  $\text{Al}_2\text{O}_3$  박막을 적용하여 새로운 SOI 웨이퍼를 개발하고 그 특성을 규명하는 것이다. 이와 같은 목적을 달성하기 위하여 본 연구에서는 1) 대면적 기판에서 탁월한 두께 조절능력과 낮은 표면 거칠기를 제어할 수 있고, 깊이에 따른 동일한 조성비와 SOI 구조에서 매물 산화막으로 적용이 가능한  $\text{Al}_2\text{O}_3$  박막을 증착할 수 있는 PAALD 장치개발, 2) PAALD 방법에 의하여 우수한 SOI 구조 형성에 요구되는  $\text{Al}_2\text{O}_3$  박막의 공정조건, 표면 반응기구, 구조적특성 그리고 전기적 특성 규명, 3) silicon direct bonding (SDB) 방법에서 요구되는 1100

℃ 이상의 고온 열처리 공정에서  $\text{Al}_2\text{O}_3$  박막의 물리적 전기적 특성변화, 4)  $\text{Al}_2\text{O}_3$ 를 이용한 새로운 SOI 구조 형성기구, 물리적 접합특성과 전기적 특성 등의 규명으로 SOI로서의 적용가능성을 제시하였다.





## II. 이 론

### 1. ALD 성장기구

ALD 성장 기술은 자기 제어 성장기구 (Self controlled growth mechanism) 를 이용하여 비정질, 다결정질 그리고 단결정 형태의 박막을 원자 수준에서 단위 자층 (mono-layer, ML) 단위로 형성할 수 있는 장치이다. 이는 전자발광 (electro luminescence, EL) 표시소자 제조를 위한 ZnS 박막과 그 외의 다양한 특성을 지닌 여러 가지 전자적 박막 (electronic thin film)의 성장을 위해 개발 되었다. 초기에는 디스플레이 소자에의 응용이 일반적이었으나, 현재 II-VI와 III-V 반도체, 산화물, 질화물 등의 화합물을 형성하기 위해 광범위하게 이용되고 있다 [29-30]. 실리콘 반도체의 급격한 발전에 따른 박막기술의 한계를 극복하기 위한 수십 Å 두께의 초박막 형성 방법으로서 최근 많은 연구가 이루어지고 있다. 이런 ALD 성장법은 포화 표면 반응에 의하여 성장이 이루어지기 때문에 ML 단위의 두께 조절이 가능하며, 대면적 기판에서 우수한 균일도를 유지할 수 있고, 특히 단차기비가 큰 트렌치 또한 비아/콘택 홀의 구조에서 우수한 단차피복성을 얻을 수 있다. 또한 반응 물질의 열분해 온도 이하의 낮은 성장 온도를 가짐에 따라 불순물의 함유량을 낮출 수 있으며, 주기당 일정한 성장률에 의해 정확한 성장 두께의 조절이 가능한 장점이 있다 [29-32].

전형적인 ALD 공정에서는 공정온도, 반응로의 압력 그리고 반응가스의 주입량과 같은 공정변수가 있으며, 이상적인 ML 성장을 위해서 이들 변수를 최적화하는 것이 필요하다. 무엇보다도 기판의 온도를 포화 표면반응을 일으키는 온도 구간에 설정하는 것이 중요하며, 동시에 기판이 반응물질에 의해 완전히 포화되는 것이 중요하다. 이것은 반응물질의 flux가 기판을 완전히 덮을 수 있어야 함을 의미한다. 따라서 이상적인 ALD 성장반응을 유도하기 위해서는 반응로의 압력과 반응물질의 주입량 및 반응온도를 신중하게 조절하여야 한다. 일반적으로

ALD 방법에 의한  $\text{Al}_2\text{O}_3$  박막의 형성기구는 Fig. 3과 같다. 먼저 Fig. 3(a)에서 보는 것과 같이 hydroxyl group으로 포화되어 있는 실리콘 표면에 TMA가 도달하면 화학적 흡착이 일어나 TMA가 표면을 포화시켜 Fig. 3(b)와 같이 된다 [33-34]. 그 다음 공정순서에서 Fig. 3(c)와 같이 무반응성 Ar purge에 의해 기판표면에 분포하는 미반응 가스와 반응 부산물 가스의 제거가 이루어진다. 이와 같은 상태에서  $\text{H}_2\text{O}$ 가 주입이 되면 화학흡착으로 치환 반응하여 메칠기 등이 제거되고 다수의 Al-O, Al-OH bond 등이 Fig. 3(d)와 같이 표면을 포화시키게 된다. 여기서 미반응된  $\text{H}_2\text{O}$  그리고  $\text{CH}_4$  등의 부산물 가스를 Fig. 3 (e)와 같이 Ar 으로 purge 시켜 요구되는  $\text{Al}_2\text{O}_3$  박막이 형성된다. 이러한 과정에 의하여 이론적으로 1 ML의  $\text{Al}_2\text{O}_3$  막이 형성된다. 이와 같은 Fig. 3의 (a)에서 (e) 까지의 과정을 ALD에서는 1 주기 (1 cycle)라 통상 표현하며, 주기마다의 증착률 및 물성이 일정하다. 이런 주기의 반복에 의한 정확한 두께제어를 통해 깊이방향으로 물성이 연속적인  $\text{Al}_2\text{O}_3$  막을 얻을 수 있다.

### 1) 부착 ALD

ALD의 기본 원리는 각 반응물질이 교대로 반응로 내에 주입되어 흡착, 표면 반응 그리고 탈리와 같은 화학반응의 반복에 의해 박막이 형성되는 것이다 [29-32]. 이러한 ALD 반응의 반응물질로는 원소나 화합물이 모두 사용될 수 있다. 원소를 반응물질로 사용하였을 때의 표면반응은 부착반응이므로 포화 표면반응이 되기 위해서는 반응물질의 응축이 일어나지 않아야 한다. 즉 반응물질로서 화합물 AB의 원소인 A와 B를 사용하는 부착 ALD 성장 형태는 필요한 반응물질의 증기가 반응로에 수송이 되고 형성온도에서 원소 A와 B의 충분한 증기압이 얻어질 때 가능하다. 부착 ALD 공정으로 형성되는 물질의 예로는 ZnS, ZnSe, ZnTe, CdS 그리고 CdTe와 같은 II-VI 화합물의 성장을 들 수 있다. 부착 ALD 성장의 반응순서는 Fig. 4에 클러스터 모델 (cluster model)로 도시하였다 [15]. 원소 B(s) 위에 원소 A(s)를 1 ML로 형성하기 위하여 원소 B(s)의 표면을 원소 A(g)의 플럭스에 노출시키면 다음과 같은 반응식으로 나타낼 수 있다.







Fig. 3. Growth model of  $\text{Al}_2\text{O}_3$  film deposited by ALD.




(a)



(b)



(c)



(d)

Fig. 4. Basic sequence of ALD for compound AB, elemental reactants, A and B<sub>n</sub>.



이 반응과정에서 원소  $B(s)$ 의 표면이 완전히 혼합물  $BA(s)$ 로 변환되면 반응이 정지된다. 이것은 원래의 표면 위에 원소  $A(s)$ 가 1 ML 형성되었음을 의미한다. 원소  $A(s)$ 를 1ML 형성하기 위해 필요한 조건은 조사량 (dose)이 충분하고 원소  $A(g)$ 의 증기가 원소  $A(s)$  표면 위에 응축되지 않도록 해야 한다. 이는 반응 온도를 충분히 높게 선정함으로써 해결할 수 있다. 또한 형성된 원소  $A(s)$ 의 표면은 원소  $B(g)$ 의 증기와 반응이 일어날 때까지 충분히 안정된 상태로 유지되어야 한다. 그 다음 표면반응은 식 (2.2)와 (2.3)의 두 단계로 나누어 생각할 수 있다. 이것은 반응물질의 원소  $B'(s)$ 에서 원소  $Bn(g)$ 가 분해 되고, 이 반응물질 상태에서 원소  $B'(s)$ 가 원소  $A(s)$ 와 반응하여 다음 반응주기에 대한 새로운 원소  $B(s)$ 의 표면이 형성되는 것을 의미한다.




식 (2.1)에서 탈리가 선택적으로 일어나기 위하여 원소  $B(s)$ 의 표면과 원소  $A$  사이의 결합에너지는 원소  $A$ 와 원소  $A(s)$ 의 표면사이의 결합에너지 보다 반드시 높아야 한다. 이 조건에 의하여 공정온도와 반응순서 시간은 원소  $A(s)$ 로부터 원소  $A$ 가 효과적으로 탈리되고 원소  $B(s)$ 로부터 원소  $A$ 의 탈리는 무시될 수 있는 조건이 되어야 함을 알 수 있다.

## 2) 치환 ALD


반응물질로 화합물을 사용하였을 때에는 표면반응에 의하여 흡착이 일어난 후에 연속적으로 주입되는 반응물질과 배위자 (ligand)의 치환에 의해 성장되는 것

을 치환 ALD 성장이라 한다.

반응물질  $AX$ 와  $BY$ 로부터 화합물  $XY$ 를 성장시키는 ALD 반응은 식 (2.4)와 같은 화학식으로 표현될 수 있다 [35].



이러한 반응은 다음과 같은 식 (2.5)와 (2.6)의 두 가지 과정으로 나누어 설명할 수 있다. 식 (2.5)는  $XY$  층과 반응 물질  $AX$  사이의 표면반응식, 식 (2.6)은  $AX$  층과 반응 물질  $BY$  사이의 표면 반응을 표현한 식이다.



$AX$ 가 반응로에 주입되어 기관 표면에 흡착이 일어나게 된다. 이때 결합되지 않은 나머지  $AX$ 는 제거기체 (purge gas)에 의해 완전히 제거되어 표면에 1 ML의  $AX$ 층이 형성된다. 또 다른 반응물질인  $BY$ 가 주입되면  $AX$ 층과 표면반응을 일으키고 나머지 기체상태의  $BY$ 와 휘발성 부산물인  $AB$ 는 제거기체에 의해 완전히 제거되어 결국 표면에는 1 ML의  $XY$  화합물이 형성된다. 이러한 ALD 반응은 Fig. 5와 같은 클러스터 모델로 반응과정을 설명할 수 있다. (a) 기관 위에  $AX$  형태의 반응물질이 주입된 후 (b) 주입된 반응물질은 표면반응을 일으키고, 반응을 하지 않은 잔류 반응물질은 완전히 제거되어 (c) 기관 위에  $AX$ 가 1 ML 형성된다. 그 후 (d)  $BY$  형태의 반응물질이 주입되면 기관 위의  $AX$  층과 표면반응을 일으킨다. (e) 표면반응을 일으키고 난 후  $AB$  형태의 부산물과 반응하지 않은 나머지  $BY$ 는 제거 기체에 의해 제거되어 (f) 기관 위에는 성장하고자 하는  $X$ 가 한층 형성된다. 이러한 반응과정 순서의 반복을 통하여 여러 층의 화합물  $(XY)_n$ 가 성장된다.





Fig. 5. A cluster model of exchange ALD reaction which forms the compound XY using reactants AX and BY.

## 2. 화학흡착과 물리흡착


ALD 성장은 기판 표면에서 반응물질의 화학흡착과 물리흡착 [36] 사이의 에너지 차이에 의해 이루어질 수 있다. 화학흡착은 두 원자 사이의 화학적 결합을 의미하며, 물리흡착은 쌍극자 모멘트에 의한 하전입자 사이의 van der Waals 힘에 의한 것이다. 반응물질의 flux가 적절한 온도의 기판 표면에 도달하였을 때, 반응물질은 기판의 표면에서 화학적 결합에 의한 화학흡착을 이룬 첫 번째 층을 형성한다. 그 다음 층은 van der Waals 힘에 의해 약한 결합을 한다.

ALD 성장의 가장 단순한 형태는 원소를 반응물질로 사용하는 성장이다. 단원자 형태의 원소 반응물질의 경우에서 부착 표면반응은 활성화 에너지나 반응물질 준위 없이 바로 일어난다. Fig. 6은 표면반응에서 물질의 표면에너지에 따른 흡착형태에 대한 Langmuir 모델을 나타낸 것이다. 물리흡착인 경우 Fig. 6(a)와 같이 A(g)와 같은 단원자가 낮은 에너지로 안정화된 상태의 표면 B(s)에 van der Waals 힘에 의하여 흡착만 되고 표면의 구조는 재구성이 되지 않는다. Fig. 6(b)는 A(g)의 단원자가 흡착된 표면에서 B<sub>n</sub>(g) 원소가 화학흡착에 의한 표면반응을 나타낸 것이다. 이 그림에서 보는 것과 같이 B<sub>n</sub>(g) 원소가 이온화 또는 상변화에 의하여 반응물질 준위상태가 되면 활성화 에너지가 전제된 화학흡착에 의하여 표면 A(s)의 원소와 표면재구성을 통한 화학결합을 하게 된다. 이와 같은 표면 모델은 반응물질 분자가 화학흡착 하는 과정에서 부산물의 생성, 탈리가 동반되는 치환 표면반응에 적용이 가능하다. 치환반응의 경우에 활성화 에너지는 표면과 반응물질 사이에서 그리고 표면과 표면에서 탈리되는 기체분자 사이의 화학적 준위의 변환을 의미한다.





(a)



(b)

Fig. 6. Langmuir model of surface energies. Chemisorption of (a) atom A on B(s) surface without a precursor state or an activation energy, and (b) reactant molecule  $B_n$  on an A(s) surface via a precursor state  $B'_n(g)$  and an activation energy  $E'_a(B_n)$ .

### 3. ALD 온도구간과 성장률

Fig. 7은 ALD 방법에서 반응물질의 반응로로의 순차적인 주입과 성장 온도에 따른 박막의 성장률을 나타낸 것이다. ALD 방법에 의하여 형성되는 박막은 반응물질이 형성온도 범위에서 포화 표면 반응에 의해 성장률이 일정한 자기 제어 온도구간이 존재한다. 이것을 ALD 온도구간 (temperature window)이라 한다. ALD 온도구간, 즉 낮은 온도  $T_1$ 와 높은 온도  $T_2$  사이에서는 반응물질이 일정한 펄스 시간 동안 적당한 유량으로 반응순서에 의하여 주입되면 포화 표면반응에 의해 성장이 이루어져 주기장 1 ML의 ALD 성장이 이루어진다. 그러나 공정온도가 ALD 온도구간보다 낮은 경우에는 다음과 같은 현상이 발생 한다 [37].

- (1)  $L_1$  구간: 반응물질의 응축구간으로서 단원소 반응물질을 사용할 때로 주로 응축현상이 나타난다. 낮은 기판의 온도에 의하여 반응물질과 부산물이 응축되므로 증착률이 높게 나타난다.
- (2)  $L_2$  구간: 표면 활성화 에너지 부족에 의한 미반응 구간으로서 분자구조의 반응물질에서 자주 나타나며 박막형성이 잘 되지 않는다. 또한 박막이 형성되더라도 성장된 막의 부착강도가 약하거나 막 균일도가 저하되는 현상이 발생한다.

그리고 공정온도가 ALD 온도구간보다 높은  $T_2$  이상의 영역에서는 다음과 같은 현상이 발생한다.

- (3)  $H_1$  구간: 화학기상증착 구간으로서 반응물질의 열분해로 박막이 형성된다 [36]. 이러한 증착은 포화 표면 반응에 의한 성장보다 성장속도가 높다. 이러한 현상은 분자구조가 큰 금속유기화합물을 사용할 때 잘 일어난다.
- (4)  $H_2$  구간 : 단원자 층과 표면 배위자 탈착 구간으로서 성장된 박막으로부터 재증발이 일어나는 경우이다. 이것은 포화 표면 반응에 의해 부착된 배위자의 결합이 불안정한 경우에 발생된다. 즉 표면반응에서 반응성이 강한 부적절한




Fig. 7. Variation of growth rate as a function of substrate temperature in ALD reaction.

부산물로 인하여 성장된 박막에 탈리 현상이 발생하는 경우이다.

ALD 성장에서 성장률은 일반적으로 온도, 압력, 반응물질, 반응의 동력학, 기판 물질 및 제거시간 등에 영향을 받는다. 성장온도는 포화 표면반응 영역인 ALD 온도구간에 설정되어야 한다. 따라서 물리흡착에 요구되는 온도보다 높고, 화학 흡착을 위해 필요한 활성화 에너지를 충분히 공급할 수 있는 온도구간이 되어야한다. 그러나 표면에서 흡착된 원소들이 재증발로 인하여 화학흡착의 파괴가 발생하지 않을 정도로 충분히 낮은 온도구간이 설정되어야한다. ALD 온도구간은 박막의 조성, 성장 형태 그리고 반응물질에 따라 다르다. 여기서 ALD 온도구간 내에서의 성장률은 온도의 영향을 거의 받지 않는다.

ALD 방법에서 박막의 성장특징은 CVD 반응과 달리 매 반응순서에서도 포화 표면반응이 일어난다는 것이다. 따라서 성장된 박막의 두께는 표면반응의 횟수 즉 반응주기의 회수에 비례한다. 그러나 ALD 온도구간에서 반응주기의 횟수에 따라 일정한 두께의 박막이 성장 하더라도 반응주기 당 성장 두께가 1 ML로 성장하는 않는 현상도 있다. 이것은 기판의 결정면과 반응물질에 따른 표면 재구성 [38]으로 인하여 두께와 밀도가 다르게 나타나기 때문이다. 즉 포화밀도가 기판의 결정면의 원자밀도와 반응물질의 분자량에 대응하기 때문이다. 분자량이 큰 반응물질을 사용할 때에는 표면에 흡착되는 원자들이 공간 배치를 방해하는 그림자효과 (steric hindrance) [39]에 의해 mono-layer의 포화밀도를 감소시킨다. 일반적으로 유기 금속화합물이나 염소 화합물을 ALD로 박막을 형성시킬 때 반응주기 당 성장률이 1 ML 보다 낮게 나타난다. 반응물질의 분압과 기판물질과의 반응성이 높을수록 기판표면에서 반응물질의 포화는 빠르고 완벽하게 일어난다. 이것은 반응과 잔류 반응가스의 제거 순서 시간에 관계된다. 곧 반응주기에 영향을 미치므로 단위 시간당 성장률에 영향을 준다.

#### 4. 직접접합에 의한 SOI 형성기구

SOI 기술은 1970년대 후반에 미국 AT&T 사의 George K. Celler 등에 의해 개발되었다. 그들은 SOI 구조를 절연막 표면 위에 레이저를 이용하여 단결정 실리콘을 성장시켰다. 그러나 단결정 실리콘과 절연막 사이의 높은 결합 밀도와 계면트랩 밀도 때문에 양질의 단결정 실리콘을 성장시키기가 쉽지 않았다. 이와 같은 문제점을 해결하기 위하여 1960년대 후반부터 1980년대까지 개발되어온 정전 열 접합 (electrostatic-thermal bonding, anodic bonding) 기술 [40-41]과 1980년대 중반부터 연구 개발되기 시작한 실리콘 기판의 직접 접합 (silicon direct bonding: SDB) [42-44] 기술이 새로운 SOI 제조기술로 대두 되었다. 이러한 접합기술의 기본적인 원리는 물체의 표면의 거칠기가 감소함에 따라 표면의 마찰도 감소하며, 따라서 표면이 잘 연마된 상태에서 접합시키면 다른 종류의 물질도 쉽게 접합된다[45]. 이 연구는 현재까지 가열이 적용되지 않은 최초의 실온접합 기술이다. 그러나 이러한 접합은 적어도 접합 물질 중 한쪽은 납덩어리처럼 소성적 변형이 가능한 것이어야 한다. 1936년에 경면으로 잘 연마된 두 유리 기판의 실온접착 연구로 부터 Lord Rayleigh가 최초로 단위 면적당 상호에너지를 구하였으며, 여기에 대한 표면반응은 Tabor가 처음으로 연구하였다 [46-47]. 이들의 연구는 두 표면의 접합 구동력은 서로 접촉하는 높은 쌍극자 모멘트를 가진 분자의 단층과 수분의 단층 사이에서 발생하는 van der Waals 힘을 규명하였다.

일본 Toshiba의 M. Shimbo는 상온에서 실리콘 두 기판을 접합시켜 고온에서 열처리를 통해 강한 결합력이 갖는 것을 보고하였다. 이들의 결과로부터 SOI 구조형성에 대한 본격적인 연구 개발이 시작되었다. M. Shimbo 그룹은 연구는 열산화막이 없는 실리콘 기판간의 접합공정에 대한 것으로서 불순물 농도가 다른 실리콘 기판을 열 접합 후 chemical mechanical polishing (CMP) 한 것이다. 이러한 공정은 전력소자 개발에 적용하기 위한 단결정 실리콘 에피택셜 성장을 대체하려는 시도이다 [44]. Fig. 8은 SDB 및 식각을 이용한 최초의 SOI 공정을 나타낸 것이다. 이 공정기술은 미국 IBM 사의 J. B. Lasky에 의하여 개발 되었




Fig. 8. Schematic diagram of bonded and thinned silicon wafers for SOI structure.

다. 그림에서 나타난 것처럼 먼저 열산화막을 성장시킨 기판과 기판 내부에 etch-stop/epi-Si 층을 가지고 표면에 열산화막을 성장시킨 기판을 고온공정에 의하여 접합시킨다. 접합된 상부 기판을 etch-stop 층까지 식각하여 단결정 top silicon 층 구조를 만들어 최종적으로 Si/SiO<sub>2</sub>/Si 구조의 SOI 기판을 제작하는 것이다. 이러한 공정기술이 SOI 기판 제작을 위한 기판접합의 시초이다 [42-43].

### 1) 실리콘 직접접합

직접 접합은 일반적으로 두 개의 깨끗하고 경면을 가진 기판을 추가적인 접착층이나 외부의 힘없이 실온에서 서로 접합 한 다음 고온에서 열처리하여 강한 접합력을 가지게 하는 방법이다. 깨끗하고 평평한 표면을 기판을 접촉시키면 두 물질 간의 인력이 작용해 계면 간에 접합이 이루어진다. 기판전체가 고르게 접합면을 이룬다면 접합 계면간의 거리는 단원자층 거리 정도이다. 일반적으로 접합체의 내부 구조, 조성, 결정상태 또는 단상물질 또는 복합체에 관계없이 모든 물질은 표면의 거칠기, 편평도 그리고 깨끗함의 세 가지 조건을 만족시키면 우수한 접합이 이루어진다.

접합 공정에서는 접합시킬 두 면의 편평도, 거칠기, 깨끗함의 세 가지 조건에 대해서 더욱 엄격한 요구 조건을 충족시켜야 한다. 먼저 표면에는 오염물이 없어야 한다. 표면은 입자나 먼지가 없는 정도를 넘어 표면의 화학적 구성, 유기물이나 무기물로부터의 분자나 원자 오염원이 없는 상태를 유지해야 한다. 오염물은 입자 오염원(먼지, 머리카락, 섬유 등), 유기 오염원(공기 중의 탄화수소물, 기판 박스로부터의 가소제) 그리고 이온 오염원(금속 튀어나 유리 저장기의 금속 이온)으로 구분될 수 있다. 이러한 오염원 중에 입자는 기판 접합에서 입자 지름의 100~1000 배 크기의 비접합 영역을 만들어 낸다. 유기 오염원이나 이온 오염원들은 접합 계면의 접합 강도를 떨어뜨리거나 열처리 중에 비접합 영역을 발생시켜 계면의 전기적 특성을 저하시킬 수 있다. 이러한 오염원을 제거하기 위한 방법으로는 습식 세정과 건식 세정법이 있다. 세정은 위의 오염원들을 표면에 대한 손상 없이 효과적으로 제거하여야 한다. 직접 접합을 위한 또 다른 조건은 기판이 평평하고 매끈한 표면

을 가져야 한다. 편평도는 기판 후면이 이상적으로 평평하다는 가정 하에 일정 기준면에 대한 전면의 편차를 나타내는 것이다. 일반적으로 최종 두께 변화 (total thickness variation, TTV)가 편평도를 나타낸다. 특히 SOI 기판의 제조에서 기판의 TTV가 접합의 필요조건 이외에도 중요한 이유는 접합 후 top Si 층을 박막화할 때 지지 기판으로 쓰이는 아랫면이 기준이 되어 연마하기 때문에 지지기판의 편평도가 떨어지면 SOI 소자가 제작되어지는 top Si 층의 두께 균일성도 떨어지기 때문이다.

표면 거칠기 정도는 매우 작은 영역에서의 미소 거칠기에 의해 그 정도를 나타낸다. 기판의 거칠기가 나뉠수록 두 표면 사이에 접촉되지 않은 면적이 증가하여 접합 계면에서 비접합 영역을 유발하거나 접합 계면의 특성을 퇴화시킬 수 있고 어떤 임계점 이상이 되면 기판의 초기 접합조차도 불가능해진다. 이러한 거칠기나 편평도가 일정한 값 이상이 되면 접합은 이루어지지 않는다. 편평도는 기판의 초기 가공에서 결정되고 표면의 거칠기는 기판 초기 가공에서 결정됨과 동시에 박막 증착 시에 박막 증착의 품질에 관련된다.

일반적으로 SOI 구조형성에 요구되는 기판의 거칠기는  $10 \text{ \AA}$  이하이고, 편평도가  $10 \mu\text{m}$  이하의 굴곡을 가질 때 직접 접합이 가능하다.

## 2) 초기 접합에서의 수소결합 반응기구

수소결합의 에너지는  $0.1 \sim 0.4 \text{ eV}$ 의 범위로서 Si-Si 결합에너지  $1.9 \text{ eV}$ 와 Si-O 결합에너지  $4.5 \text{ eV}$  보다 결합력이 낮다. 그러나 수소결합은 결합의 형성과 파괴에 관한 상대적으로 낮은 활성화 에너지와 약한 결합력 때문에 초기 기판접합과 같은 실온 반응에서는 중요한 역할을 한다. 왜냐하면 두 접촉된 표면에 수소결합이 형성된다면 표면 간에는 강한 쌍극자-쌍극자에 의한 van der Waals 인력이 생긴다. 따라서 SOI 구조형성에 있어서 두 기판사이에 수소결합은 원자 수준의 수  $\text{\AA}$ 의 거리까지 근접해 있는 한 쌍의 기판을 임시적으로 부착시켜 기계적 혹은 열적 공정에 견딜 수 있는 결합력을 갖도록 하는 것이다. 일반적으로 접촉하는 두 물체가  $200 \text{ \AA}$  이내의 간격으로 분리되어 있을 경우에 작용하는 van der Waals 인



력은 다음 식 (2.7)로 주어진다 [48].

$$F = \frac{A}{6\pi d^3} \quad (2.7)$$

여기서  $F$ 는 van der Waals 힘이고,  $d$ 는 접촉 기관사이의 거리이며 그리고  $A$ 는 Hamaker 상수로서  $5.4 \times 10^{-20}$  J 이다. 이 식으로부터 실리콘 직접 접합에서 두 기관의 간격이 100 Å 이내에 있을 경우에는 초기 접합에 충분한 van der Waals 힘을 갖는다.

접합될 실리콘 기관의 표면을 radio corporation of America (RCA) 방법으로 세척하면 다량의 Si-OH 기들로 이루어진 친수성 층이 형성되어 화학적으로 불안정한 산화막이 형성된다 [49]. 이 기관을 탈 이온수에 담그면 기관 표면에 다수의 OH 그룹과 함께 H, O 그리고 H<sub>2</sub>O 등이 형성된다. 두 장의 기관을 접촉시켜 친수화된 계면에 존재하는 OH, H, O, H<sub>2</sub>O 들이 서로 가교를 이루어 초기 접합이 일어나게 된다. 접촉된 표면에는 두 세 개 정도의 물분자가 두 접촉된 표면과 수소결합하여 가교역할을 할 수 있다. 이것은 OH 그룹의 크기가 1.01 Å이고, 수소가 결합된 두 산소 원자간의 거리는 2.76 Å로서 [50] 10 Å 정도 분리된 두 표면도 친수화가 되면서 세 개 정도의 수소결합된 물분자에 의해 결합된다 [51]. 이와 같이 수소결합으로 두 기관은 실온에서도 쉽게 접합이 이루어진다. Fig. 9는 친수화된 두 실리콘 기관 표면이 세 개의 물 분자에 의해 연결되는 모습을 보여주고 있다.

표면을 활성화시킨다는 것은 실온 기관 접합이 가능하도록 표면을 반응성 있게 만드는 것이다. 수소결합은 쌍극자-쌍극자간 인력이므로 수소결합을 이룰 수 있는 기관은 접합이 가능하다. 따라서 H-F, H-O 그리고 H-N 결합을 형성할 수 있거나 전자 친화적인 수소가 결합된 표면은 어떠한 물질이라도 실온에서 다른 표면과 수소결합을 통해 접합될 수 있다. 실리콘 표면이 친수화되는 과정은 실리콘과 산소 원자간의 결합 network와 H<sup>+</sup> 또는 OH 그룹 간의 반응에 의한 것으로 H<sup>+</sup> 또는 OH 이온이 표면의 친수화를 결정짓는 요소가 된다. OH 와 H<sup>+</sup> 이온에 의한 반응은 다음과 같은 반응식으로 표현된다.






Fig. 9. Schematic diagram of a linkage of three water molecules between two hydrophilic mating surfaces to bridge the wafers at room temperature.



이와 같은 반응식은 수소결합에 의하여 것으로서 다음과 같은 반응식으로도 표현할 수 있다.




따라서 실온에서 기관표면은 Si-OH chain 구조로 결합되며, C. G. Armistead 등의 연구결과에서 표면의 Si-OH 그룹의 밀도는 약 4.6 groups/100Å 정도임을 보고하였다 [52]. 표면의 Si-OH의 흡착형태는 독립적인 형태와 수소결합으로 연결된 형태로 존재한다. 이러한 표면의 OH 그룹은 극성화 되어 반응성을 띠기 때문에 접합에 있어서 중요한 역할을 하게 되된다. 활성화 이전의 기관은 표면이 얇은 자연 산화막으로 덮여 있어 표면에는 Si-O-Si의 결합상태를 가지게 된다. Si-O-Si의 결합이 벌크상태에서는 144° 정도 사잇각을 이루고 있으나 표면처리를 하면 Si-O-Si 결합각은 130° 정도가 된다. 따라서 화학반응성이 증가되어 Si-O-Si 결합을 끊으면서 식 (2.11)의 반응과 동시에 기관은 친수성을 유지하면서 표면에 물 분자층이 형성하게 된다 [53].


### 3) 열처리 온도구간에 따른 결합 반응기구

상온에서 초기 접합한 접합 기관 쌍은 그 접합강도가 낮기 때문에 접합강도를 높이기 위한 열처리는 기관 접합공정에서 필수적이다. 열처리에서는 열처리 온도와 승온율의 조절 그리고 유지시간을 통해 강한 공유결합을 형성하는 과정을 거치게 된다. 초기 접합된 기관을 가열하면 온도 증가에 따라 다양한 계면 화학반응이 발생한다. 이러한 계면반응은 다음과 같은 온도구간으로 분리되어 설명되어진다.


Fig. 10은 각 온도구간에 따른 기관의 접합과정을 나타낸 것이다. 여기서 온도구




(a)



(b)



(c)



(d)

Fig. 10. The proposed bonding model for hydrophilic Si wafer bonding at different temperatures, (a) RT~110 °C, (b) 110~150 °C, (c) 150~800 °C and (d) > 800 °C.

간은 실온 (room temperature, RT)~110 °C, 110~150 °C, 150~800 °C 그리고 800 °C 이상으로 구분하여 나타낸 것이다.

(1) R.T~110 °C 온도구간에서의 결합구조

Fig. 10(a)에서 보는 것과 같이 이 온도구간에서 물분자는 기관표면의 실리콘 원자로부터 약 1.63 Å의 결합길이를 갖고 있다. 두 기관을 접촉시키면 물분자에 의하여 약 8.28 Å의 결합계면이 생기고, 두 기관의 간격은 약 11.54 Å이 된다. 따라서 두 기관의 표면에 흡착되어 있는 두 세 개의 물분자가 가교 역할을 하며 물분자간의 수소결합에 의해 다음과 같은 접합 반응식이 된다.



물분자가 표면에 흡착하고 있는 정도는 상대습도에도 의존하는데 1.2 %의 상대습도 분위기에서는 단지 0.24 개의 물분자가 흡착되고, 접합된 기관쌍의 접합에너지는 상대습도가 15 % 이하에서 물분자의 표면흡착의 부족으로 감소한다 [54-55]. 또한 상대습도가 크면 110 °C로 열처리한 후에도 표면에 물분자가 남아있고 열처리 온도가 120 °C 이상 되면 모든 표면에 흡착된 물분자가 제거 된다 [56-57]. 만약 상대습도가 15 % 이상이면 친수화 된 양 기관에 존재하는 물분자는 실온에서 110 °C까지의 열처리과정에도 계속 존재한다. 이 온도구간에서는 움직일 수 있는 물분자 층이 존재하기 때문에 위의 식과 같이 계면의 물분자에 의해 접합 계면에 존재하는 Si-O-Si 결합이 파괴되어 OH 그룹의 수가 많아진다. 또한 계면사이의 온도가 증가함에 따라 물분자의 활동이 커져 물분자간에 재배열이 이루어져 다소 안정적인 수소결합구조가 이루어진다.

(2) 110~150 °C 온도구간에서의 결합구조

이 단계는 두 접합기관쌍 표면에 존재하는 OH 그룹간의 수소결합이 강한 Si-O 결합으로 치환되면서 계면사이에 존재하는 물분자가 제거되는 과정이다. Fig. 10(b)에서 보는 것처럼 110 °C 열처리 온도영역에서는 계면에 존재하는 물분자가 감소되어 약 2.76 Å의 계면을 지나 열처리 온도가 150 °C로 증가하면 물분자가

제거되고, OH 그룹들이 수소결합에 의하여 OH 그룹 간에는 중합반응이 일어난다. 이와 같이 수소 결합되어 있는 Si-OH 결합들 간에 접합 계면의 물분자가 제거되면 강한 Si-O 결합함으로 다음과 같은 반응식을 갖는다.



이 반응식으로부터 Si-O-Si 결합에 참여하지 않은 H-O-H는 계면을 통해 바깥으로도 이동하고 일부 물분자는 계면에 존재하는 산화막으로 이동해 실리콘과 반응하여 실리콘 산화막을 형성한다. 이때 수소는 Si-O-Si network에서 이탈된다. 이렇게 생성된 산화층은 계면 사이에 존재하는 micro gap을 채워 준다.

#### (3) 150 ~ 800 °C 온도구간에서의 결합구조

150 °C까지의 열처리 과정에서 실제 접촉된 영역의 Si-OH 그룹이 모두 Si-O 그룹으로 치환된다. 그러나 실제로 완전히 매끈한 표면이 없기 때문에 이러한 치환이 발생하는 영역은 제한된다. 그러므로 이 온도 영역에서의 접합강도는 온도증가에 따라 크게 증가하지 않는다. Fig. 10(c)에서 보는 것처럼 반응된 계면은 모든 Si-OH 그룹이 Si-O 결합으로 전환된다. 이와 같이 접합된 두 기판의 접합강도는 Si-O 그룹의 결합밀도와 접촉영역의 면적에 의해 결정된다.

#### (4) 800 °C 이상 온도구간에서의 결합구조

접합면에 형성된 Si-OH 결합들은 열처리 온도가 증가함에 따라 산화막의 점성 흐름을 통해 계면 내부로 확산되면서 대부분 소멸되고 Si-O 결합만 실리콘 기판의 탄성적인 변형에 의해 접합이 더욱 강하게 된다. 열처리 온도가 증가하면 기체상태의 H-O-H 분자는 외부로 확산되어 기체가 차지하고 있던 공간이 감소한다. 이와 같이 기판사이에 존재하는 미세한 틈이 매우 작아져 외부로부터 기체공급이 제한되는 펌핑작용이 일어난다. 따라서 두 장의 기판 사이에는 국부적인 진공이 이루어지고 이로 인해 두 기판이 서로 끌어당기게 되어 접합 계면에 존재하던 비접합 영역이 줄어들게 된다. 600 °C 이상 열처리 온도에서는 실리콘 기판의 탄성도와 분자들의 열적 진동이 증가하여 비접합 영역 내에서도 탄성적인 변형에 의한 접합

이 일어난다. Fig. 10(d)는 열처리 온도가 800 °C 이상에서 계면의 접합상태를 나타낸 것이다. 이 그림에서 계면이 3.18 Å의 간격을 갖게 된 것은 두 접합면에서 형성된 Si-O 결합으로 안정화된 상태를 나타낸 것이다. 일반적으로 열처리 온도가 800 °C 이상의 고온 열처리에서는 계면에서 Si-O 결합들이 안정화 구조를 가지기 위하여 산화막의 점성적인 흐름이 일어나 그때 잔류해있던 미세한 계면의 틈을 메워준다 [48, 58]. 이상과 같이 직접접합을 이용해 실리콘 기판과 산화막이 성장된 실리콘 기판을 접합한 뒤 top-Si 기판을 박막화함으로써 SOI 구조를 형성할 수 있다.



### III. 실험

#### 1. TALD 법과 PAALD 법에 의한 $\text{Al}_2\text{O}_3$ 박막 증착

##### 1) 증착장비 및 반응가스

Fig. 11은 본 연구에서 SOI 용  $\text{Al}_2\text{O}_3$  박막을 형성하기 위하여 8 인치 반도체 소자 제작 공정에 적합하도록 개발된 ALD 장비이다. 이 장비는 TALD와 PAALD 공정으로 gate dielectric 용  $\text{Al}_2\text{O}_3$ , Cu 금속 배선의 확산방지막 TiN과 TaN 그리고 Co silicide 박막 등이 증착 가능하도록 제작되었다. Fig. 12는 Fig. 11의 개략도이다. Fig. 12에 나타난 것처럼 이 장비는 2 기의 load lock module과 1기의 transfer module 그리고 2 기의 process module로 구성되어 있다. 반응챔버의 진공은 4 기의 dry 펌프로 배기토록 하였고, 배기가스를 정화하는 scrubber 장치가 설치되어 있다. 모든 공정은 Fig. 13과 같이 전자동 콘트롤 시스템으로 제어할 수 있도록 되어 있다. 챔버 내부에 위치한 기관 가열용 히터는 진공 분위기에서 700 °C 까지 가열이 가능하도록 제작되었으며, 8 인치 실리콘 웨이퍼의 운송은 진공 로봇과 end effector에 의해 전자동으로 이루어진다. 한 공정에서 증착할 수 있는 실리콘 웨이퍼의 용량은 최대 25 매로 장입할 수 있으며, 각 웨이퍼에 서로 다른 공정조건이 적용할 수 있도록 하였다. Table 4는 본 실험에 사용한 ALD 장비의 기본적인 사양을 나타낸 것이다.

일반적으로 반응 기구에 따른 ALD 공정 module은 형태적으로 크게 traveling wave와 vertical 형으로 나눌 수 있다. Traveling wave 형은 반응로의 부피가 수백 cc에 불과하여 박막형성을 할 때 소량의 precursor를 소비하며, 잔류가스를 신속하게 배기할 수 있다는 장점이 있다. 그러나 vertical 형은 구조적으로 기존의 CVD용 반응로와 매우 유사하며, 샤워헤드를 사용함으로써 내부 부피가 크고 노출 면적이 넓어서 가스 purge 시간을 단축하기 어렵다. 최근 배기 시스





Fig. 11. Photograph showing the MSCVD-8000 system.




Fig. 12. Schematic drawing of the top view of the MSCVD-8000 system.




Fig. 13. The GUI screen of maintenance mode of the MSCVD-8000 system.

Table 4. Hardware specification of the ALD process module of the MSCVD-8000 system.

Items	Specification
Base pressure	~1 mTorr,
Process pressure	50 mTorr ~ 20 Torr@APC
Process temperature	≤ 700 °C @Metal heater
Chamber wall temperature	Hot wall type, < 150 °C (accuracy : ≤ ± 1 % @Set value)
Source delivery line temperature	< 150 °C (accuracy : ≤ ± 1 % @Set value)
Source feeding time	TALD : ≥ 0.1 sec (micro-controlled valve block) PAALD : ≥ 0.2 sec (using mini-gate valve)
Source delivery	micro control valve integrated block & Bubbler
Carrier gas	Ar/N <sub>2</sub> /O <sub>2</sub>
<i>In-situ</i> Cleaning, PAALD & pre-treatment	Astron(ASTEX/Litmas Co.Ltd.), Using gas : NF <sub>3</sub> & Ar @in-situ cl'n, O <sub>2</sub> , N <sub>2</sub> O, H <sub>2</sub> , & NH <sub>3</sub> @PAALD & pre-Treatment
Reactor material	Ti against corrosive gases
Chamber material	Anodized-Al & Ti, available dry & wet cleaning

템 및 반응기 내부 구조에 많은 개선이 이루어지고 있다. Fig. 14는 본 실험에서 사용한 ALD 장비의 traveling wave 형 반응로이다. 반응로는 챔버 내부에 위치하며, 상부에는 반응가스 분배부분과 하부에는 기판 가열장치로 구성되어 있다. 또한 두 종류의 반응가스를 각각 독립적으로 기판이 위치한 반응영역에 주입시킬 수 있도록 되어 있으며, 반응가스는 순차적으로 기판의 상부를 거쳐 배기부로 빠져나가게 되어 있다.

본 실험에서 사용된 traveling wave 형 반응로의 가장 큰 특징은 기판 표면에서 반응가스가 laminar flow를 일으킬 수 있기 때문에 균일한 박막두께 및 조성을 얻을 수 있다. 일반적으로 SOI 구조를 제작할 경우, 선행되는 handled Si 기판의 열산화 과정에서 생성된 SiO<sub>2</sub>의 균일도는 8 인치 웨이퍼 기준으로 약 5% 정도이므로 필요에 따라 CMP 공정이 수행된다. 그러나 ALD로 증착된 Al<sub>2</sub>O<sub>3</sub>는 약 2% 이내의 두께 균일도를 가짐으로 CMP와 같은 후속 공정이 필요하지 않다. 공정 module의 가스 라인은 Fig. 13의 graphic user interface (GUI) 화면과 같이 구성되어 있으며, 모든 가스의 공정은 자동제어 장치로 조절 되도록 되어 있다. Al<sub>2</sub>O<sub>3</sub> 박막을 형성하기 위한 TMA와 H<sub>2</sub>O precursor를 반응로에 공급하기 위하여 canister는 반응로 최근접 위치에 설치하였다. 그리고 반응로에 주입되는 산소를 이온화할 수 있도록 remote plasma generator (RPG)로 산소플라즈마를 발생시킬 수 있도록 구성되어 있다. 정확한 공정순서의 조절을 위하여 고속 공압 밸브를 사용하였으며 가스 라인은 integrated gas block으로 구성되어 precursor의 소비 효율과 feeding과 purging 시간을 최소화 하였다.

일반적으로 ALD 방법에 의한 Al<sub>2</sub>O<sub>3</sub> 박막형성에 사용되고 있는 Al의 전구체 (precursor)는 DMAI (CH<sub>3</sub>)<sub>2</sub>AlOCH(CH<sub>3</sub>)<sub>2</sub>, AlCl<sub>3</sub>, Al(CH<sub>3</sub>)<sub>3</sub>, Al(CH<sub>3</sub>)<sub>2</sub>Cl 그리고 isopropylalcohol (IPA, (CH<sub>3</sub>)<sub>2</sub>CHOH)) 등이 사용되어졌고, O의 전구체로는 H<sub>2</sub>O, H<sub>2</sub>O<sub>3</sub>, H<sub>2</sub> 그리고 N<sub>2</sub>O 등이 사용되었다 [59-61]. 기존의 ALD 방법에서는 Al 전구체와 O 전구체 사이의 표면반응이 열분해 반응에 의해 일어나 Al<sub>2</sub>O<sub>3</sub> 박막이 성장하므로 성장온도가 박막의 조성, 유전상수 그리고 굴절률 등과 같은 특성에 매우 큰 영향을 준다. 또한, 성장온도에 따른 C과 Cl 등과 같은 불순물의 박막 내의 함유량에 따라 박막의 누설전류와 파괴전장과 같은 전기적 특성이 열화되는 문제점이 있는 것으로 보고되고 있다 [12, 59-61].




Fig. 14. Schematic drawing of the traveling wave type reactor.

따라서 본 실험에서는 이와 같은 Cl의 오염 가능성이 없는 trimethylaluminium (TMA,  $\text{Al}(\text{CH}_3)_3$ )을 Al의 전구체로 사용하였고, 산소의 전구체로는 탈이온수를 사용하여 thermal ALD  $\text{Al}_2\text{O}_3$  박막을 성장하였다. Fig. 15는 TMA의 결합상태를 나타낸 것이다. 그림에서 보는 것처럼 TMA는 Al 분자에  $\text{CH}_3$  세 개가 연결되어 있는 gas phase의 2분자체로서 무색이며, 진공에서 끓는점은 약  $20\text{ }^\circ\text{C}$ , 녹는점은  $15.4\text{ }^\circ\text{C}$ , 증발압력은  $20\text{ }^\circ\text{C}$ 에서 약 9 Torr, 분자량은  $72\text{g/mol}$ , 그리고 분해온도는  $150\text{ }^\circ\text{C}$  이상으로서 상온에서 증기압이 매우 높다. 그리고  $\text{H}_2\text{O}$ 와의 표면 반응률이 매우 높아 안정적으로  $\text{Al}_2\text{O}_3$  막을 성장시킬 수 있다. 그러나,  $\text{H}_2\text{O}$ 를 산소의 전구체로 사용할 경우 막 내부에 OH기의 잔존량이 높기 때문에 열처리 이후 물리 및 전기적 특성의 열화가 일어났다. 특히 SOI의 매몰 산화막으로 응용하기 위한 수백 Å 이상의 두꺼운  $\text{Al}_2\text{O}_3$  박막에서는 그 특성 변화가 더욱 심하여 PAALD 방법으로  $\text{Al}_2\text{O}_3$ 막을 증착하여 TALD  $\text{Al}_2\text{O}_3$ 와의 물성 차이를 비교 분석 하였다.

PAALD 법은 화학적 활성반응을 일으키는 플라즈마 활성종을 사용함으로써 공정구간이 넓어 다양한 종류의 전구체를 사용할 수 있다. 또한 박막 내부에 잔류 불순물이 적고, 밀도가 높은 우수한 막을 증착시킬 수 있는 방법이다 [62-63].  $\text{O}_2$ 는 고온에서도 TMA와 반응을 하지 않으므로 PAALD 방법에서 전구체의 purge 용도로도 사용할 수 있다. 산소를 purge 가스로 사용하더라도 공정순서에 의하여 반응로로 주입되는 산소 플라즈마의 공급 밸브가 닫힘과 동시에 매우 빠른 속도로 산소원자 활성종이 사라지므로 purging 시간을 보다 효과적으로 줄일 수 있다.

## 2) $\text{Al}_2\text{O}_3$ 박막 형성

기판은 재료특성 분석용으로 8 인치 p-type Si(100) 웨이퍼를 사용하였으며, SOI 구조형성에서 접합용  $\text{Al}_2\text{O}_3$  박막증착은 직접접합을 위한 장비들이 4 인치 웨이퍼 공정에 최적화 되어 있는 것을 고려하여 4인치 웨이퍼를 사용하였다.  $\text{Al}_2\text{O}_3$  박막증착 전에 기판을 RCA 표준세척 방법으로 기판표면에 흡착되어 있는




Fig. 15. Oligomercity of trimethylaluminium.

유·무기물을 탈착시켜 깨끗한 상태로 반응로에 주입하였다. 반응로의 초기진공도는 약  $1 \times 10^{-3}$  Torr로 하였고,  $\text{Al}_2\text{O}_3$  박막증착에 따른 공정 진공도는 250~400 mTorr로 유지하였다. 열반응을 이용한 TALD에서는 반응 전구체 및 미반응 혹은 치환반응을 통해 생성된 부산물의 purging 가스는 Ar을 사용하였다. TALD 방법에 의한  $\text{Al}_2\text{O}_3$  박막증착의 공정순서는 Fig. 16과 같이 TMA feeding  $\rightarrow$  Ar purging  $\rightarrow$   $\text{H}_2\text{O}$  feeding  $\rightarrow$  Ar purging 의 순으로 진행하였다. 여기서 반응전구체의 가스 공급은 펄스 형태이며, 유량은 30~100 sccm, 공급시간은 0.1~2 초로 변화시키면서 증착하였다. PAALD 방법에서는  $\text{H}_2\text{O}$  feeding 공정순서 대신에 산소를 전구체로 사용하였고, 주입되는 산소는 플라즈마에 의하여 이온화시켰다. 본 실험에서는 TMA와  $\text{H}_2\text{O}$ 의 캐리어 가스 및 purge 가스는 모두 반도체 공정용 고순도 Ar (99.999%)을 사용하였으며 공급압력은 50 psi 이다. 각각의 canister의 온도는 20  $^{\circ}\text{C}$ 를 유지하였으며, 이들 가스라인 및 모든 밸브들은 가스의 응축을 방지하기 위하여 100  $^{\circ}\text{C}$ 로 일정하게 유지하였다. 또한 반응챔버 외부 및 배기라인도 100  $^{\circ}\text{C}$ 로 가열을 하여 ALD 공정 중의 반응 부산물의 응축을 방지하였다.

### 3) 후열처리 방법

반도체 공정에서는 일반적으로 박막을 증착시킨 후 요구되는 물성을 얻기 위해 후처리 공정을 하게 된다. 후처리 공정은 박막내의 불순물의 함량을 줄이거나 표면개질을 향상시키기 위한 목적이며 때에 따라서는 막의 결정성을 확보하거나 실리콘사이드 처럼 막의 물성을 바꾸기 위한 것이다. 후처리 공정의 대표적인 방법은  $\text{H}_2$  또는  $\text{O}_2$  플라즈마 처리 그리고 열처리 등이다. 특히 열처리 공정에서 제작된 특정 구조의 박막에 대하여 열화를 최소화하면서 열처리의 효과를 빠르게 하기 위하여 급속열처리 (rapid thermal annealing) 방법이 많이 사용된다. 본 연구에서는 PAALD 방법과 TALD 방법에 의해 성장된  $\text{Al}_2\text{O}_3/\text{Si}$  기판을  $\text{N}_2$ ,  $\text{O}_2$  등의 분위기에서 1100  $^{\circ}\text{C}$  까지, 승온율 (ramp up rate)은 1~10  $^{\circ}\text{C}/\text{min}$ , 그리고 열처리 시간은 1~3 hour 까지 전기로에서 열처리를 하였다. 이와 같은 열처






Fig. 16. Flow chart of the process sequence of gas supply by using TALD and PAALD for the growth of  $\text{Al}_2\text{O}_3$  film.

리 조건은 SOI 구조형성을 위한 열접합 공정에서 반드시 필요한 공정 조건이다.

#### 4) Al<sub>2</sub>O<sub>3</sub> 박막의 물성 분석

ALD법으로 증착된 Al<sub>2</sub>O<sub>3</sub>막의 화학양론적 성분비를 분석하기 위하여 AES (VG, Microlab 350)와 XPS (VG, ESCALAB 250)를 이용하였으며 이를 통해 정확한 막의 조성 및 불순물의 농도, 결합 형태를 분석하였다. 증착조건 및 열처리 조건에 따른 물성의 변화 중, 결정성 및 내부 계면의 상태를 파악하기 위하여 XRD (Phillips, XPERT MPD) 및 X-ray reflectivity (XRR, Phillips, XPERT MPD)법을 사용하였다. 특히, XRR은 다층구조의 서로 다른 계면으로부터 반사되는 monochromatic X-ray 의 간섭현상을 이용하여, 각 층의 두께, 밀도 및 계면과 표면의 거칠기 등을 분석할 수 있는 방법이다. 박막의 두께와 계면상태를 파악하기 위해서 spectroscopic ellipsometry (Rudolph, S2000)와 high resolution transmission electron microscopy (HRTEM, JEOL, JEM 2000 EX)로 조사하였다. Al<sub>2</sub>O<sub>3</sub> 막 표면의 거칠기는 atomic force microscopy (AFM, PSI, Auto Probe CP)과 scanning electron microscopy (SEM, Hitachi, S-4700)를 이용하여 측정하였다. 박막의 전기적 특성은 Al<sub>2</sub>O<sub>3</sub> 박막을 metal insulator semiconductor (MIS) 구조로 제작하여 I-V (HP4155B), C-V (HP4280A)로 분석하였다. Al/Al<sub>2</sub>O<sub>3</sub>/Si-MIS구조에서 측정된 C-V 곡선의 이력특성으로부터 계면포획전하의 밀도, 산화막내에 존재하는 전하의 종류 등을 조사하였으며 [64] 아울러 고전압에서의 절연파괴전압 및 누설전류 특성도 조사하였다.

## 2. SOI 구조 형성

### 1) SDB법에 의한 SOI 제조

본 연구에서는 전통적인 실리콘 직접접합 (SDB) 방법에 따라 직접 접합 및 실리콘 연마 (thinning) 공정을 통해 SOI 기판을 제작 하였다. Fig. 17은 본 연구에서 실리콘 직접접합을 이용한 SOI 기판의 제작 순서과정을 나타낸 것이다. 그림에서 보는 것처럼 그 순서는 1. 초기 기판 세척, 2.  $Al_2O_3$  증착, 3. 초기접합 (initial bonding), 4. 열처리접합 (thermal bonding) 그리고 5. thinning과 CMP의 순차적 과정으로 진행하였다. 모든 실험에서 시료는 4 인치 웨이퍼 상에 증착된  $Al_2O_3/Si$  구조의 기판과 실리콘 기판을 사용하였다. 초기 기판세척은 표면 세척 및 친수화 과정을 갖는 표준 RCA 세척법으로 수행하였다. 실리콘 기판은 Ammonia peroxide mixture (APM) 용제, 즉  $NH_4OH : H_2O_2 : H_2O = 1 : 1 : 5$ 로 혼합된  $65\text{ }^\circ\text{C}$ 의 용액 속에 약 1~10 분간 처리하였으며, 이어서 Surfuric acid peroxide mixture (SPM) 용제, 즉  $H_2SO_4 : H_2O_2 = 4 : 1$ 로 혼합된  $75\text{ }^\circ\text{C}$ 의 용액 속에 약 1~10 분간 처리하였다. 이 친수화 된 기판을 탈이온수에 담가 기판에 다수의 OH 그룹과 함께 H, O,  $H_2O$  등이 형성된 친수화 된 기판을 얻었다. 이 세척 방법은 표면에 불안정한 산화막을 형성시켜 기판 표면이 친수화가 되도록 하며, 표면에 흡착된 미립자가 없고 표면의 거칠기 증가가 없도록 하는 것이다. 이와 같은 방법으로 처리된 두 장의 기판을 접촉시켜 친수화 된 기판 표면에 존재하는 OH, H, O,  $H_2O$  등이 서로 가교를 형성하여 수소 결합에 의한 초기 접합이 이루어지도록 하였다.

표면 세척이 끝난 Si와  $Al_2O_3/Si$ , 두 기판을 탈이온수에 5 분간 담가둔 후 회전 건조기를 이용해 3 분간 탈수시켜 접합시킬 기판쌍의 표면에 일정한 두께의 수분 층이 형성되도록 하였다. 탈수된 두 기판을 상온에서 맞대어 가운데 부분을 접촉시켜면 접촉 면적이 바깥쪽으로 확장되어 초기접합이 이루어진다. 초기 접합된 기판의 상태는 적외선 이미지로 접합상태를 확인하였다. 비접합 영역이 없는 기판쌍을 열로 (furnace)에 넣고  $1\sim 10\text{ }^\circ\text{C}/\text{min}$ 의 승온속도로 상온에서  $1100\text{ }^\circ\text{C}$




Fig. 17. Manufacturing process of SOI used in silicon direct bonding.

의 온도까지 가열한 후 1~5 시간 동안 유지시킨 후 자연 냉각시켰다. 열처리하는 질소 분위기에서 수행하였다. 이러한 열처리는 기관쌍의 접합 강도를 높여 궁극적으로 강한 결합력을 갖도록 하는 것이다.

## 2) 접합 에너지 분석

SOI의 직접 접합 공정의 특성을 나타내는 중요한 변수 중의 하나가 접합력이다. 접합력을 나타내는 대표적인 방법은 파괴 표면에너지 또는 접합 강도를 평가하는 것이다. 접합강도는 접합된 두 기관의 계면에 수직인 방향으로 인장강도를 측정하는 것이고, 파괴 표면에너지 평가는 blade를 접합된 기관 계면에 삽입하여 생성된 균열의 길이로부터 기관의 표면에너지를 구하는 방법이다. 그리고 crack opening 방법은 적외선 카메라와 blade만으로 기관 접합과 동시에 접합 강도를 실시간으로 측정할 수 있다. 이 방법은 기관쌍의 구부러진 부분의 탄성력과 균열 끝의 접합력이 평형을 이루므로 다음 식을 유도하여 접합 기관쌍의 표면에너지를 구하였다 [65-67].

$$\gamma = \frac{3ET_w^3T_b^2}{32L^4} \quad (3.1)$$

(3.1)식에서  $\gamma$ 는 표면 에너지이며,  $E$ 는 Young's modulus,  $T_w$ 는 기관의 두께,  $T_b$ 는 블레이드의 두께 그리고  $L$ 은 측정된 균열의 길이를 나타낸다. Fig. 18은 접합된 기관쌍의 계면사이에 블레이드가 삽입되었을 때의 단면을 나타낸 것이다. Fig. 19는 실제 표면 에너지를 구하기 위해 두 기관에 블레이드를 삽입한 후 균열의 길이(L)를 측정하기 위한 적외선 카메라 이미지를 나타낸 것이다.

## 3) 실리콘 연마를 통한 SOI 활성화층 박막화




Fig. 18. Schematic diagram of the crack-opening method.




Fig. 19. Infra-red transmission image of measuring the crack length by inserting blade.

실리콘 기판쌍을 접합한 이후에 기판에 소자를 만들기 위해서는 적당한 양의 실리콘 활성층 (top-Si)만을 남겨두고 나머지 실리콘 층을 제거해야만 한다. 일반적으로 전력용 소자에 사용되는 SOI 기판의 경우는 소자가 제작될 실리콘 활성층의 두께가 약 10  $\mu\text{m}$  이하가 필요하며, 메모리나 CPU 등의 초고집적화 고속화 소자의 활용에 있어서는 0.5  $\mu\text{m}$  이하의 실리콘 활성 층이 요구된다. 이러한 실리콘 활성층을 형성하기 위해서 실리콘 연마 공정을 이용하였다.  $\text{Al}_2\text{O}_3$  박막이 증착된 기판 면을 지지기판으로 사용하고 접합된 4 인치 Si 기판의 상부 면을 연마 면으로 선택하였다. 본 연구에서 SOI 제조를 위해 사용되어진 실리콘 연마 공정순서는 다음과 같다.

- (1) Wax mounting: 먼저 접착제로 쓰일 wax를 50  $^{\circ}\text{C}$ 로 가열한 후 접합쌍 전 면이 고르게 부착될 수 있도록 press로 눌러 세라믹 지그에 접착한다.
- (2) Grinding: 500  $\mu\text{m}$ 인 실리콘 기판을 먼저 400  $\mu\text{m}$  정도의 양을 연삭하는 공정으로 다이아몬드 wheel이 기판의 표면에 수직으로 기판을 갈아낸다.
- (3) Lapping: grinding 후 거친 표면을 가진 접합쌍을 lapping을 통해 좀 더 매끄럽게 만들면서 SOI 층의 두께를 줄여나가는 공정으로 주물 plate 위에 알루미나 powder를 이용하여 실리콘을 연마한다.
- (4) Polishing: polishing 공정은 SOI 층의 두께를 줄여가면서 표면을 좀 더 매끈하게 만드는 공정으로 정반의 회전과 함께 sludge를 투입하여 실리콘을 제거하는 1차, 2차, 3차 공정을 거치게 한다.
- (5) Brushing: polishing 공정 중에 연마된 실리콘 표면에 잔존하는 sludge를 제거하기 위해 기판을 돌리면서 탈 이온수가 나오는 brush로 기판의 표면을 닦아준다.
- (6) Demounting: 가공이 완성된 SOI 기판을 세라믹 지그로부터 분리하는 공정으로 60  $^{\circ}\text{C}$ 의 수용액에서 wax를 녹이고 초음파로 분리시킨다.
- (7) Cleaning: 분리된 SOI 기판을 RCA cleaning하여 표면의 잔존 유기, 무기 오염물을 제거하여 최종 SOI 기판을 완성한다.

#### 4) SOI 접합 특성 분석

$\text{Al}_2\text{O}_3$  박막을 매몰 산화막으로 이용한 SOI 구조형성에 있어서 초기접합과 열 접합 공정의 최적 조건은 crack opening 실험과 SEM을 이용한 단면관찰 그리고 적외선 투과 (IR transmission) 분석으로부터 규명하였다. 그리고 수십  $\mu\text{m}$  정도 이하의 결함은 sub- $\mu\text{m}$  이하의 결함을 찾아낼 수 있는 scanning acoustic microscopy (SAM, AcouLab, SAM-S2500)법을 이용하여 SOI 접합면의 물리적 연속성 및 결함 유무를 측정하였다. 또한 보다 정밀한 계면 및 단면을 관찰하기 위하여 SEM 및 HRTEM으로 분석하였다. 매몰 산화막을 포함한 SOI 기판 자체의 전기적 특성은 Pseudo-MOSFET 기술을 사용하였다 [68-72]. 이 방법은 SOI 기판 위에 직접 MOS 소자를 제작하지 않고도 실제 소자와 유사한 전기적 특성을 얻을 수 있다. 본 연구에서는 Pseudo-MOSFET 조사로부터 기판 바이어스에 따른 누설전류, 드레인 전압-전류특성을 분석하여 매몰 산화막과 top-Si 사이의 계면 안정화도와 접착면의 결함 정도 그리고 절연특성 등을 평가하였다.



## IV. 결과 및 논의

### 1. Al<sub>2</sub>O<sub>3</sub> 박막 증착조건과 플라즈마 특성

ALD 반응에서 박막의 증착률에 영향을 미치는 중요한 인자는 증착 온도, 증착압력 그리고 purge를 포함한 반응기의 주입시간 및 주입량이다. 특히 양산용 장비 개발의 관점에서 보면 일정한 증착온도에서 증착률과 균일도 그리고 양질의 박막의 물성을 얻을 수 있는 공정변수 도출이 최우선 과제이다. 왜냐하면 같은 반응가스를 사용하더라도 증착 장비 고유의 성능과 구조적인 원인에 따라 공정변수가 다르게 얻어 질 수 있기 때문이다.

본 연구에서 TMA, H<sub>2</sub>O 그리고 O<sub>2</sub> 활성화종의 공급량 및 공급 시간에 따른 Al<sub>2</sub>O<sub>3</sub> 박막의 증착률 변화, 8 인치 웨이퍼 상에서 측정되는 두께 균일도 및 균일도의 재현성, 그리고 공정 중에 생성되는 파티클의 제어 공정변수에 대한 실험으로부터 최적화된 Al<sub>2</sub>O<sub>3</sub> 박막의 증착 조건은 Table 5와 같다. TALD 방법에서 TMA와 H<sub>2</sub>O 모두 공급시간이 0.2 sec 이상인 경우 증착률에 변화가 없었으며, H<sub>2</sub>O(Ar) purging 시간은 다소 긴 0.5 sec를 채택하였다. 0.5 sec 미만에서 H<sub>2</sub>O를 purging 할 경우에는 H<sub>2</sub>O와 TMA가 반응로 내부에서 공존하는 시간 구간이 생겨 이때 공정 파티클이 다량 검출되었다. 전구체 TMA purging도 0.2 sec 미만이면 Al<sub>2</sub>O<sub>3</sub>의 누적 증착 두께가 5 μm가 되기도 전에 장비를 보수해야 할 만큼 반응로 내부에 반응 부산물 입자들이 다량 생성되었다. PAALD 방법에서는 산소 플라즈마의 공급시간은 1.2 sec 이상, purging 시간은 0.2 sec의 조건을 채택하였다. 이 공정 조건에서 Al<sub>2</sub>O<sub>3</sub> 박막은 ALD 성장의 특성인 자기 제한적 표면 포화반응에 의하여 성장하였으며, 또한 물성이 안정적이었다.

#### 1) TALD의 온도구간 및 증착률

Table. 5. Optimized deposition conditions of Al<sub>2</sub>O<sub>3</sub> film by using ALD.

Parameter	TALD	PAALD
Al precursor	TMA	
O precursor	H <sub>2</sub> O	O <sub>2</sub> plasma radical
TMA feeding time & flow rate	0.2 sec/50 sccm	0.2 sec/50 sccm
TMA purging time & flow rate(Ar)	0.2 sec/50 sccm	0.2 sec/50 sccm
H <sub>2</sub> O(Ar+ O <sub>2</sub> plasma) feeding time & flow rate	0.2 sec/50 sccm	1.2 sec/160 sccm
H <sub>2</sub> O(Ar+ O <sub>2</sub> plasma) purging time & flow rate(Ar)	0.5 sec/50 sccm	0.2 sec/50 sccm
TMA & H <sub>2</sub> O Bubbler temp.	20 °C	
Source line temp.	100 °C	
Wafer stand-by time	60 sec	
Ending pumping time	30 sec	
Base pressure	1×10 <sup>-3</sup> torr	
Process pressure	150~250 mtorr	200~500 mtorr
Substrate temperature	150~600 °C	350~600 °C
Cycle time	1.1~1.5 sec	1.6~2.1 sec

Fig. 20은 TALD 방법에 의하여 증착된  $\text{Al}_2\text{O}_3$  박막이 기판온도에 따른 증착률과 균일도를 나타낸 것이다. 여기서 박막형성은 TMA feeding/TMA(Ar) purging/ $\text{H}_2\text{O}$  feeding/ $\text{H}_2\text{O}$ (Ar) purging의 공정순서대로 유량을 50/50/50/50 sccm, 반응가스 주입 시간을 0.2/0.2/0.2/0.5 sec으로 하여 1000 cycle을 증착하였다. 기판온도가 200 °C에서 증착률이 1.2 Å/cycle로 최고값을 가지며 온도가 증가함에 따라 서서히 감소하여 400 °C에서는 약 1.1 Å/cycle로 주어졌다. 500 °C 이상의 온도에서는 0.8 Å/cycle의 증착률을 나타내어 고온 영역에서 증착률이 급격히 감소함을 알 수 있다. 기판온도가 300 °C에서 증착한 시료의 균일도는 약 1.3 %로서 우수한 균일도를 가지나 기판온도가 증가함에 따라 그 값은 낮아졌다. 이 결과에서 TALD의 온도구간은 200 °C에서 400 °C 구간임을 알 수 있으며 또한 가장 양산성이 있음을 보여준다.

Fig. 21은 기판온도를 300 °C로 유지하면서 Fig. 20의 박막성장과 같은 조건으로 형성된  $\text{Al}_2\text{O}_3$  박막의 두께와 증착률을 나타낸 것이다. 박막의 두께는 증착 주기에 따라 선형적으로 증가하며, 이때 증착률은 약 1.2 Å/cycle로 일정하였다. 이결과는  $\text{Al}_2\text{O}_3$  박막이 ALD 온도구간에서 ALD 이론에 근거한 층간성장을 하고 있음을 잘 보여준다.

## 2) PAALD의 온도 구간 및 플라즈마 특성

Fig. 22는 PAALD 방법에서 고효율의 플라즈마를 얻기 위한 기초실험에서 Ar 유량에 따른 RPG와 반응로의 압력을 나타낸 것이다. TMA/Ar/Ar+  $\text{O}_2$ /Ar=50/50/@/50 sccm의 유량 조건에서 RPG 내부로 Ar만 공급하면서 압력을 측정한 결과이다. Ar 유량이 증가할수록 RPG와 반응로의 압력은 증가하였고, Ar 유량이 200 sccm 이상 일 때 RPG 내부의 압력은 15 Torr를 상회하며 반응로의 압력은 400 mTorr에 가깝게 측정이 되었다.

Fig. 23은 Fig. 22의 주입 유량조건과 동일한 상태에서 Ar 유량에 따른 RPG 내부의 플라즈마 밀도와 전자온도를 나타낸 것이다. 전자온도는 Ar 유량에 관계없이 약 3.0 eV로 측정되었고, 플라즈마 밀도는 Ar 유량이 증가할수록 감소하였




Fig. 20. Growth rate and uniformity of Al<sub>2</sub>O<sub>3</sub> film by using TALD as a function of substrate temperature.




Fig. 21. Linearity of Al<sub>2</sub>O<sub>3</sub> film growth with the number of cycles by using TALD.




Fig. 22. Pressure conditions in RPG and reactor as a function of Ar flow rate.




Fig. 23. Plasma density and electron temperature in RPG measured from Langmuir probe as a function of Ar flow rate.

다. Ar 유량이 200 sccm 주입된 상태의 RPG 내부의 플라즈마 밀도는  $2.7 \times 10^{11} \text{ cm}^{-3}$  로서 고밀도 플라즈마 상태를 나타내었다. 전자온도가 Ar 유량에 관계없이 일정한 것은 Ar이 충분히 해리됨을 의미하며, 플라즈마 밀도의 감소는 RPG 내의 압력에 관계되는 것이다. RPG 내부 압력이 15 Torr 이상일 때 플라즈마 발생은 불가능 하였다.

일반적으로 반응로에 주입되는 산소의 활성종을 얻기 위해서는 Ar+O<sub>2</sub> 혼합기체를 플라즈마로 해리시킨다. 왜냐하면 O<sub>2</sub> 자체만으로 높은 밀도의 산소 활성종을 얻기 위해서는 높은 RPG power가 요구된다. 따라서 Ar+O<sub>2</sub> 혼합기체를 플라즈마로 발생 시키면 해리된 Ar의 이온 또는 전자들이 산소 기체들과 충돌하여 많은 산소 활성종들이 생성된다. Fig. 24는 Fig. 22의 결과에 근거하여 RPG 내부에 주입되는 Ar+O<sub>2</sub> 유량변화에 따른 RPG와 반응로의 압력변화를 측정하는 것이다. 이 그림에서 Ar+O<sub>2</sub> 유량이 증가함에 따라 RPG와 반응로의 압력은 증가하였다. 그리고 Ar과 O<sub>2</sub>의 유량이 각각 100 sccm일 때 RPG 내부압력은 약 12 Torr이며, 반응기 압력은 325 mTorr로 측정되었다. 이러한 압력조건에서 측정된 플라즈마의 밀도와 전자온도에 대한 결과는 Fig. 25와 같다. Ar 유량이 80 sccm 인 조건에서 O<sub>2</sub>의 유량이 증가할수록 플라즈마 밀도와 전자온도는 감소하는 경향으로 나타났다. O<sub>2</sub>의 유량이 50 sccm에서 80 sccm 인 조건에서 전자온도는 약 5.0 eV 이고, 플라즈마 밀도는  $3.8 \times 10^{10} \text{ cm}^{-3}$ 로서 거의 일정하였다. 또한 O<sub>2</sub>의 유량이 100 sccm일 때까지 고밀도의 플라즈마 상태가 유지되었다. 그러나 Ar 유량이 80 sccm을 기준으로 O<sub>2</sub> 유량이 120 sccm 이상이면 플라즈마가 불안정하여 공정이 불가능하였다. 본 실험장비에서 플라즈마는 주입경로의 컨덕턴스와 재질에 영향을 많이 받을 뿐만 아니라, 자체적으로 O<sub>2</sub> 플라즈마의 life time이 아주 짧기 때문에 PAALD 방법에 의한 Al<sub>2</sub>O<sub>3</sub> 박막증착에 어려움이 많을 것으로 예상되었다. 그러나 Ar:O<sub>2</sub>=80:50~100 sccm의 유량조건에서 Ar+O<sub>2</sub> 플라즈마의 밀도가  $10^{10} \text{ cm}^{-3}$  이상 유지될 수가 있었고, 반응로의 압력도 300 mTorr를 유지할 수 있었기 때문에 양질의 Al<sub>2</sub>O<sub>3</sub> 박막 증착이 가능했다.

Fig. 26은 Fig. 25의 결과에 의한 플라즈마 발생조건에서 PAALD 방법으로 증착된 Al<sub>2</sub>O<sub>3</sub> 박막에 대한 기판온도의 변화에 따른 증착률 및 두께 균일도를 나타낸 것이다. 기판온도 350 °C 미만에서는 증착이 일어나지 않았으며, 기판온도




Fig. 24. Pressure conditions in RPG and reactor as a function of Ar+O<sub>2</sub> flow rate.




Fig. 25. Plasma density and electron temperature in RPG measured from Langmuir probe as a function of Ar+O<sub>2</sub> flow rate.




Fig. 26. Growth rate and uniformity of Al<sub>2</sub>O<sub>3</sub> film deposited by using PAALD as a function of substrate temperature.




Fig. 27. Linearity of Al<sub>2</sub>O<sub>3</sub> film growth with the number of cycles by using PAALD.




가 400 °C에서 550 °C 사이에서는 거의 균일한 증착률을 보였으며, 450 °C에서 증착률은 0.72 Å/cycle로서 최고값을 나타내었다.

8 인치 웨이퍼에 증착된 Al<sub>2</sub>O<sub>3</sub> 박막의 균일도는 기판온도가 500°C에서 증착한 시료에서 가장 좋은 3.8 % 값으로 나타났다. TALD의 결과와 비교하면 균일도가 약간 낮았으나, 500 °C 이상의 고온 영역에서 증착률이 TALD 방법에 비해 큰 차이가 없고, 또한 증착률의 변화가 작은 것으로 보아, 화학적 흡착 및 치환 반응의 매개체인 O<sub>2</sub> 플라즈마 활성화종의 반응성이 고온에서 비교적 일정하게 유지됨을 알 수 있다.


Fig. 27은 기판온도를 550 °C로 유지하면서 TMA/Ar/Ar+ O<sub>2</sub>/Ar의 유량을 50/50/80+ 80/50 sccm, 각 전구체의 반응로 주입 시간을 0.2/0.2/1.2/0.2 sec로 하여 PAALD 방법으로 증착한 Al<sub>2</sub>O<sub>3</sub> 박막의 두께와 증착률을 증착 주기에 따라 나타낸 것이다. 증착률은 증착주기에 관계없이 약 0.7 Å/cycle으로 일정한 값을 갖는 것으로 나타났으며, Al<sub>2</sub>O<sub>3</sub> 박막의 두께는 증착주기가 증가할수록 증가하여 2000 cycle에서는 박막의 두께가 약 1400 Å 정도 되었다. 이결과는 PAALD의 이론적 성장법에 따르는 거동임을 나타낸다. 따라서 본 실험에서 PAALD방법에 의하여 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 최적화된 조건은 기판온도가 500~600 °C, TMA/Ar/Ar+ O<sub>2</sub>/Ar의 유량은 50/50/80+ 80~100/50 sccm 그리고 전구체 주입 시간은 0.2/0.2/1~1.5/0.2 sec임을 확인 할 수 있다.

### 3) Feeding 조건에 따른 Al<sub>2</sub>O<sub>3</sub> 박막의 성장 특성

ALD 방법에 의한 Al<sub>2</sub>O<sub>3</sub> 박막의 두께는 증착주기에 따라 선형적으로 변화되나 전구체의 주입조건에 따라 증착특성이 다르게 나타난다. Fig. 28은 기판온도를 500 °C로 유지하고 TMA, H<sub>2</sub>O, O<sub>2</sub>와 같은 반응가스의 주입 조건 변화에 따른 Al<sub>2</sub>O<sub>3</sub>의 증착률을 나타낸 것이다. 여기서 반응기의 주입시간 및 주입량은 기판 표면에서의 각각의 반응기의 포화도를 직접적으로 나타내는 변수로서 최적화된 값이다. Fig. 28(a)에서 보는 것처럼 TALD 방법으로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막은 H<sub>2</sub>O의 유량을 50 sccm, 주입시간을 0.2 sec로 고정했을 때 TMA의 주입 시간이



(a)






(b)

Fig. 28. Growth rate as a function of precursor feeding conditions for the precursors, (a) TMA and (b) H<sub>2</sub>O & O<sub>2</sub> plasma.

0.2 sec 이상에서 주입량을 변화시키더라도 증착률에 큰 변화가 없었다. 이 결과는 TMA 주입시간이 0.2 sec 이상이 되면 기판 표면에서 TMA가 기판 표면의 원자층을 화학적 흡착에 의해 주어진 온도에서 최대치로 포화시킴을 나타낸다. 따라서 그 이상의 TMA의 주입(>0.2 sec, >50 sccm)은 Al<sub>2</sub>O<sub>3</sub>을 ALD 방법에 의해 성장시킴에 있어 불필요한 반응기의 소모이다. Fig. 28(b)는 Fig. 28(a)의 전구체 유량과 주입시간의 최적화 조건에서 Ar : O<sub>2</sub> = 80 : 80 sccm과 80 : 100 sccm으로 주입하여 PAALD 방법에 의하여 증착된 Al<sub>2</sub>O<sub>3</sub> 박막과 H<sub>2</sub>O를 50과 70 sccm으로 주입하여 TALD방법에 의한 증착된 Al<sub>2</sub>O<sub>3</sub> 박막의 증착률을 주입시간에 따라 나타낸 것이다. PAALD 방법에서는 주입 시간이 약 1 sec 이상에서는 0.7 Å/cycle과 0.5 Å/cycle로 일정한 증착률을 보여주고 있다. TALD 방법에서는 산소의 전구체인 H<sub>2</sub>O의 feeding 시간이 0.2 sec에서 약 0.8 Å/cycle로 일정한 증착률을 보여준다. 즉 주입시간이 0.2 sec 이고, 주입량이 50 sccm 이상인 H<sub>2</sub>O 주입 결과는 기판 위에서 TMA와 반응을 위한 충분한 양의 H<sub>2</sub>O 증기가 공급되어 표면이 포함되었음을 나타낸다. 그러나 PAALD방법의 경우에서 산소 전구체의 주입 시간이 TALD 보다 긴 것으로 나타났다. 그림에서 보는 것처럼 PAALD방법에서 주입시간이 0.7 sec 이하에서는 Al<sub>2</sub>O<sub>3</sub> 박막이 증착되지 않았으며, Ar+ O<sub>2</sub>의 유량비가 80:80 sccm이고, 0.9 sec 이상 주입하였을 때에는 0.43 Å/cycle의 증착률을 보인다. 그리고 Ar+ O<sub>2</sub>의 유량비가 80:100 sccm 일 경우에는 1.0 sec 이상 주입을 하였을 때, 0.7Å/cycle 정도의 증착률을 보였다. 이 결과를 TALD와 비교하여 보면 약 87% 정도의 증착률을 나타내며, 플라즈마 상태 및 주입량에 따라 증착률이 다르게 나타나는 것을 알 수 있다. 이와 같은 현상의 발생 원인이 TMA가 흡착된 표면에서 메칠기와의 치환 또는 직접적 산화를 일으킴에 따라 생긴 최상부 원자층의 반응배위자의 밀도차에 기인한 것인지는 좀 더 살펴보아야 할 문제이다. Ar+ O<sub>2</sub>의 유량비에 따라 증착률이 차이가 나는 원인은 RPG 내부에서 O<sub>2</sub>의 유량이 적을 경우에는 Ar+ O<sub>2</sub> 플라즈마에 의해 해리된 산소의 활성종이 적어 TMA로 포화된 표면과 충분한 반응이 일어나지 않기 때문이다. 따라서 반응에 기여하는 산소 활성종의 양이 Al<sub>2</sub>O<sub>3</sub>의 증착률에 직접적으로 영향을 미침을 의미한다. 이상의 결과로부터 PAALD 방법에 의한 Al<sub>2</sub>O<sub>3</sub> 박막형성에서 산소 활성종의 반응기로 주입이 되어 반응에 기

여하는 데에 필요한 최소 주입시간은 0.7 sec이며, 포화되기까지의 실제 반응 시간은 약 1 sec 이상임을 알 수 있다.

Fig. 20의 결과에서 나타난 것과 같이 TALD 실험에서는 증착온도가 150 °C 이하에서는 증착률이 큰 폭으로 감소하는 경향이 보였다. 이것은 TMA의 초기 흡착을 위한 활성화 에너지가 부족하기 때문이며, 아울러 H<sub>2</sub>O의 주입 후 생성된 Al<sub>2</sub>O<sub>3</sub> 박막 표면의 OH-group의 자릿수 (site)도 매우 적은 것으로 예상된다. OH-group은 H<sub>2</sub>O을 사용하는 TALD 방법에서 표면반응의 중요한 매개 물질로서 금속 전구체가 반응로 내부로 유입된 후 OH-group과 금속화합물은 반응식 (4.1)에 의하여 표면에 증착되어 진다. 그 다음 반응과정은 H<sub>2</sub>O 증기의 주입과 동시에 식 (4.2)의 반응이 이루어지는데, 이 과정동안 OH-group이 기관 표면 전체에 존재하는 것이 아니라 그들 중 일부는 서로 결합하여 식 (4.3) 처럼 각각 독립된 H<sub>2</sub>O로 생성되고 purging 단계에 의하여 제거 되어 진다. 이 과정을 dehydroxylation이라고 하며, 기관온도가 상승할수록 dehydroxylation은 증가한다 [16, 34, 73-74]. 즉 원자층 표면의 OH-group의 수는 감소하는 경향을 갖는다. OH-group의 수가 감소함에 따라 ALD 박막의 성장률은 원자층 표면에 생성된  $(-O-)_xML_{n-x}$  생성물사이의 공간적 방해와 OH-group의 밀도에 의하여 결정되게 된다. 따라서 기관온도가 상승함에 Al<sub>2</sub>O<sub>3</sub>의 성장률은 비례하여 감소하는 경향을 나타낸다.



(-: Surface, M: Metal, L: Ligand)

본 연구에서도 Fig. 20의 결과와 같이 TALD의 온도구간에서는 비교적 일정한 성장률을 보이지만 이 구간을 벗어난 400 °C 이상의 기관온도에서는 증착률이 현저히 낮아져서 기관온도 600 °C에서 약 0.71 Å/cycle의 증착률을 보인다. 이

온도구간에서는 dehydroxylation 효과가 두드러질 뿐만 아니라 TMA의 열분해에 의한 metal oriented surface state 감소의 효과에 의하여 증착률이 감소하는 경향이 있는 것으로 나타났다. PAALD의 경우에는 TALD 보다 높은 400 ~ 550 °C 구간에서 온도구간의 성장률 특성이 나타나며, 그 이상의 온도구간에서의 증착률은 상대적으로 작게 변화하여 기판온도가 600 °C에서 0.67 Å/cycle의 값을 가진다. 이것은 고온에서도 산소 활성화종의 반응성이 우수하여 기판 표면에서 Al bond 와의 직접 결합 및 유기물과의 치환반응이 활발하게 이루어짐을 나타낸다. 따라서 기판온도에 따른 TMA의 분해에 의한 metal oriented surface state 감소를 기울기에 대응하는 dehydroxylation에 의한 성장률 감소 기울기보다 산소활성종에 의한 성장률 감소 기울기가 완만하다는 사실을 알 수 있다. 만일 산소 활성화종을 더욱 높은 플라즈마 밀도 상태로 만들고, 또한 그 주입 효율을 좀 더 증가시킬 수 있다면 증착률 및 균일도의 개선에 큰 영향을 미칠 것으로 판단된다.




## 2. Al<sub>2</sub>O<sub>3</sub> 박막의 물성


### 1) As-deposited Al<sub>2</sub>O<sub>3</sub> 박막의 물성

Fig. 29는 TALD와 PAALD방법에 의하여 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 AES 깊이조성비를 나타낸 그림이다. 정확한 조성비 분석에 따르는 감도계수는 α-Al<sub>2</sub>O<sub>3</sub> 단결정을 표준시료를 사용하여 보정하였으며 Ar<sup>+</sup> 이온의 스퍼터링률은 10 Å/mim으로 하였다. TALD Al<sub>2</sub>O<sub>3</sub> 박막의 증착조건은 기판온도를 500 °C로 하고, TMA/Ar/H<sub>2</sub>O/Ar의 유량은 50/50/50/50 sccm, 그리고 주입시간은 0.2/0.2/0.2/0.5 sec로 하였고, PAALD 방법에서는 기판온도를 500 °C, TMA/Ar/Ar+ O<sub>2</sub>/Ar의 유량은 50/50/80+ 100/50 sccm 그리고 주입시간은 0.2/0.2/1.2/0.2 sec로 증착하였다. 그림에서 보는 것처럼 10분 동안 스퍼터링한 후에는 Al과 O 원소가 거의 나타나지 않았고, C 원소는 1분 후에는 나타나지 않았다. 표면의 C는 시료를 공기 중에 노출되었을 때 표면에 물리흡착된 것이다. 이러한 결과로 볼 때 형성된 Al<sub>2</sub>O<sub>3</sub> 박막은 균일한 조성비로 형성되었음을 알 수 있으며, 박막내부에는 C 원소 등의 불순물이 포함되어 있지 않았다. Fig. 29(a)에서 TALD 방법으로 형성된 박막의 조성비는 Al : O = 33.8 : 66.2이다. 그러나 Fig. 29(b)에서 나타난 것처럼 PAALD 방법으로 형성된 Al<sub>2</sub>O<sub>3</sub> 막의 조성비는 Al : O = 31.5 : 68.5로서 TALD의 조성비보다 상대적으로 산소가 약간 높게 결합되어 있음을 알 수가 있다. 이것은 산소가 플라즈마에 의하여 해리되어 많은 산소 이온들이 표면반응에 참여했기 때문이다. Fig. 29(b)에서 나타난 PAALD 방법으로 형성된 박막의 조성비는 Al<sub>2</sub>O<sub>3</sub> 박막의 화학양론적 조성비로 형성되었음을 나타낸다.

TALD와 PAALD방법에 의한 Al<sub>2</sub>O<sub>3</sub> 형성과정에서는 초기 증착특성이 다르게 나타났다. 이것을 조사하기 위하여 Fig. 29 시료에 대한 XPS Al 2p 궤도전자의 결합에너지를 나타낸 것이 Fig. 30과 같다. Fig. 30(a)에서 TALD 방법으로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 증착초기에는 Al 2p 궤도전자의 결합에너지는 73.4 eV였으나 증착이 진행됨에 따라 Al 2p 궤도전자의 결합에너지는 77.0 eV의 높은 결합




(a)




(b)

Fig. 29. Atomic concentration measured from AES depth profile of as-deposited Al<sub>2</sub>O<sub>3</sub> grown by (a) TALD and (b) PAALD.



(a)



(b)

Fig. 30. XPS narrow scan spectra of as-deposited  $\text{Al}_2\text{O}_3$  grown by (a) TALD and (b) PAALD.



에너지 영역으로 화학적 편의가 일어났다. 77 eV는 Al 원소가 산소와 결합한 Al-O bond에 대한 결합에너지이다. Fig. 30(b)의 PAALD 방법에 의하여 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 Al-O bond의 Al 2p 궤도 전자 결합에너지는 76.6 eV로서 증착초기와 증착이 끝난 박막의 표면에서 동일하다. 따라서 PAALD 방법에 의하여 형성되는 Al<sub>2</sub>O<sub>3</sub> 박막은 증착초기부터 Al 원소와 O는 잘 결합하여 Al<sub>2</sub>O<sub>3</sub> 박막으로 형성됨을 의미한다. Al-Al bond의 결합에너지는 73 eV이므로 산화 반응 전구체로 H<sub>2</sub>O를 사용하는 TALD 방법에서는 증착 초기에 Al-Al bonding에 의한 결합이 다수 이루어지고 증착이 진행됨에 따라 Al 원소가 산화반응에 의하여 Al-O bond로 결합됨을 알 수 있다. 요약하면, PAALD 방법의 경우에는 초기의 증착 초기부터 Al-O bonding이 Al<sub>2</sub>O<sub>3</sub>의 주된 결합모드임을 나타낸다. Fig. 30의 결과에서 TALD 방법에서는 증착 초기에 H<sub>2</sub>O가 소수성을 가지는 metal oriented surface에 제대로 흡착하지 못함을 의미하며 이 과정에서 Al-Al 결합이 우수하여 정상적인 Al-O 결합을 방해하게 된다. 따라서 TALD 방법에서는 비화학 당량비를 갖는 Al<sub>2</sub>O<sub>3</sub> 층이 증착 초기에 형성된다. 이것은 증착 초기의 Al<sub>2</sub>O<sub>3</sub> 성장에 있어서 어느 정도 안정한 Al-O 결합모드로 전환되는데 걸리는 incubation 시간이 PAALD 방법 보다 많이 소요됨을 의미한다.

Fig. 31은 TALD와 PAALD 방법에서 기판온도 변화에 따라 증착된 Al<sub>2</sub>O<sub>3</sub> 박막의 굴절률과 밀도를 나타낸 것이다. 증착된 박막의 두께는 약 1000 Å 이다. 굴절률은 헬륨-네온레이저의 파장인 613.8nm을 기준으로 분광엘립소메트리 측정을 통해 얻어졌다. TALD 방법으로 형성된 박막에서 굴절률은 기판 온도에 따라 증가하여 500 °C에서는 1.67로 측정되었으나 기판의 온도가 600 °C에서는 약 1.66으로 약간 감소하였다. 그리고 박막의 밀도는 기판온도가 200 °C에서 약 3.09 g/cm<sup>3</sup> 였으나 기판온도가 600 °C에서는 약 3.1 g/cm<sup>3</sup> 로 증가하는 경향을 보였다. PAALD 방법으로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막에서는 기판온도에 관계없이 3.0 g/cm<sup>3</sup>로 균일한 밀도 값을 가지며, 굴절률은 기판온도가 높아짐에 따라 약간 증가하여 600 °C에서는 TALD로 형성된 박막과 거의 동일한 1.66으로 측정되었다. 이 결과에서 ALD 온도구간에서 기판온도에 따른 증착물의 변화량에 비해 Al<sub>2</sub>O<sub>3</sub> 박막의 광학적 특성 및 물리적 강도의 변화는 크지 않음을 알 수 있다.




Fig. 31. Refractive index and density of  $\text{Al}_2\text{O}_3$  film grown by TALD and PAALD as a function of substrate temperature.


## 2) 열처리된 Al<sub>2</sub>O<sub>3</sub> 박막의 blister 생성

Al<sub>2</sub>O<sub>3</sub> 박막을 게이트 산화막 또는 유전층으로 응용하는 경우에는 장시간의 고온 열처리 공정이 필요하지 않지만 기존의 SOI 웨이퍼 제조에는 접합력을 높이기 위해 1000 °C 이상의 고온 열처리 공정이 요구된다. 따라서 열처리 과정에서 SOI 매물 산화막으로서 Al<sub>2</sub>O<sub>3</sub> 박막이 가져야 할 유전율, 절연특성, 물리적 강도, 스트레스 정도, 거칠기, 두께의 변화 그리고 계면상태 등과 같은 다양한 특성들의 변화를 파악하는 것은 매우 중요한 일이다. 본 연구에서는 이와 같은 특성을 조사하기 위하여 TALD 및 PAALD 방법으로 형성된 100~5000 Å의 두께의 Al<sub>2</sub>O<sub>3</sub> 박막을 실온에서 1100 °C까지 N<sub>2</sub> 및 O<sub>2</sub> 분위기로 1 시간 이상 열처리하여 특성을 조사하였다. 여기서 TALD 방법에서는 TMA/Ar/H<sub>2</sub>O/Ar의 유량은 50/50/50/50 sccm 그리고 주입시간은 0.2/0.2/0.2/0.5 sec로 하였고, PAALD 방법에서는 TMA/Ar/Ar+O<sub>2</sub>/Ar의 유량은 50/50/80+100/50 sccm 그리고 주입시간 0.2/0.2/1.2/0.2 sec로 하여 Al<sub>2</sub>O<sub>3</sub> 박막을 증착하였다.

Fig. 32는 TALD 방법으로 기판온도 450 °C에서 두께 2000 Å로 증착된 시료를 1100 °C에서 1 시간 동안 N<sub>2</sub> 분위기에서 열처리한 Al<sub>2</sub>O<sub>3</sub>/Si 시료의 표면 및 단면 SEM 사진이다. Fig. 32(a)에서 보는 것과 같이 시료 전체에 걸쳐 blister가 생성되었다. 이 blister의 단면은 Fig. 32(b)와 같다. 일반적으로 아주 두꺼운 막의 경우에는 열처리 후에 불순물이 빠져 나가면서 막의 두께가 감소되고 그 스트레스에 의하여 박막이 불규칙하게 균열 또는 박리되는 현상이 일어난다. 그러나 Fig. 32에서는 이러한 현상은 없었으며 수십 마이크로 정도 크기의 blister가 기판 전반에 고루 생성이 되어 고온 열처리에 취약함을 나타내었다.

Fig. 33은 기판온도를 450 °C에서 550 °C에서 증착하고 1100 °C에서 1 시간 동안 N<sub>2</sub> 분위기에서 열처리한 Al<sub>2</sub>O<sub>3</sub>/Si 시료의 표면 SEM 사진이다. Blister의 생성 경향을 살펴보면 Fig. 33(a)에서 보는 것처럼 TALD 방법으로 기판온도 500 °C에서 형성된 Al<sub>2</sub>O<sub>3</sub> 박막은 2000 Å 이상의 두께에서 blister가 관찰이 되었다. 그러나 Fig. 33(b)와 같이 기판온도가 450 °C~550 °C 조건에서 PAALD 방법으로 형성된 두께가 2000 Å인 Al<sub>2</sub>O<sub>3</sub> 박막에서는 관찰이 되지 않았다.

Fig. 34(a)은 TALD 방법으로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 두께에 따른 blister 형성



(a)



(b)

Fig. 32. SEM images of blister on Al<sub>2</sub>O<sub>3</sub> films grown by TALD with a thickness of 2000 Å, annealed at 1100 °C in N<sub>2</sub>-ambient for 1 hour, showing (a) top view and (b) cross sectional view.




Fig. 33. SEM images showing the tendency of blister formation according to the deposition condition. (a) Al<sub>2</sub>O<sub>3</sub>, films grown by TALD with various thickness of 1000, 2000 and 3000 Å at substrate temperature of 500 °C, annealed at 1100 °C in N<sub>2</sub> ambient for 1 hour, (b) Al<sub>2</sub>O<sub>3</sub>, films grown by PAALD with a thickness of 2000 Å at substrate temperature of 450, 500 and 550 °C, annealed at 1100 °C in N<sub>2</sub> ambient for 1 hour.




Fig. 34. SEM images showing the tendency of blister formation according to deposition condition. (a)  $\text{Al}_2\text{O}_3$ , films grown by TALD with various thickness of 100, 500, 1000 and 2000 Å at substrate temperature of 400 °C, annealed at 1100 °C in  $\text{N}_2$  ambient for 1 hour, (b)  $\text{Al}_2\text{O}_3$ , films grown by PAALD with various thickness of 2000 and 3000 Å at substrate temperature of 600 °C, annealed at 1100 °C in  $\text{N}_2$  ambient for 1 hour.

경향을 나타낸 SEM 표면 사진이다. 기판온도 400 °C에서 증착된 두께 100 Å 이상의 모든 Al<sub>2</sub>O<sub>3</sub> 시료에서 blister 가 생성되었고, 두께 증가에 따라 blister의 크기가 증가하였다. 그러나 Fig. 34(b)에서 보여지는 것처럼 TALD 방법에서 기판온도가 600 °C 이상에서 2000 Å 이상의 두께로 증착된 Al<sub>2</sub>O<sub>3</sub> 박막에서는 blister가 생성되지 않았다 .

Fig. 35는 Fig. 32의 TALD 증착조건으로 제작된 Al<sub>2</sub>O<sub>3</sub> 박막의 열처리온도에 따른 두께 변화를 나타낸 것이다. 박막의 두께에 관계없이 열처리 온도가 600 °C까지 모든 시료의 두께 변화는 관찰되지 않았으나 800 °C 이상의 열처리온도에서 최대 10% 이상의 두께 감소를 보였고, 두께가 두꺼울수록 두께의 감소율이 증가하였다. 이와 같은 열처리 후의 두께 감소는 blister와 같은 결함의 직접적인 생성 원인으로 생각된다. 이상의 Fig. 32, 33, 34 그리고 35의 결과로부터 blister의 형태는 여러 가지 조건에 의하여 생성됨을 알 수 있다. 일반적으로 Al<sub>2</sub>O<sub>3</sub>의 결정구조 내부의 수평과 수직방향의 열팽창 계수값은 다르다. Table 3에서 제시된 바와 같이 Al<sub>2</sub>O<sub>3</sub>의 열팽창 계수는 기판 실리콘 보다 35% 정도 더 크다. 따라서 Al<sub>2</sub>O<sub>3</sub> 박막의 두께 감소율을 고려한다면, blister의 형태에서 lateral expansion, vertical shrinkage의 특성이 그대로 나타나고 있음을 알 수 있다. Fig. 33(a)와 Fig. 34(a)의 결과에서 나타난 것처럼 Al<sub>2</sub>O<sub>3</sub> 박막의 두께가 두꺼울수록 blister의 생성이 촉진되는 것은 박막의 결정화 과정에서 원자의 재배열에 의한 변형과 열적 응력이 얇은 막과 비교하여 상대적으로 크기 때문이다. 그리고 Fig. 33(b)와같이 PAALD 방법으로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막에서 blister가 관측되지 않은 것은 Fig. 30(b)의 결과처럼 증착초기부터 Al-O 결합으로 박막이 형성되기 때문이며, 따라서 박막 내부에 OH group의 존재에 기인한 blister가 생성되고 있지 않음을 의미한다. Al<sub>2</sub>O<sub>3</sub> 박막의 blister 생성은 열적 변형의 한 형태로서 특히 OH 존재에 기인한다는 연구결과가 보고되고 있다 [16, 34]. 그러나 본 연구에서 TALD 방법으로 기판온도 600 °C에서 증착한 경우에는 blister가 관측이 되지 않았다. 기판온도가 높을수록 blister의 생성 가능성이 낮은 것은 박막내의 불순물 혹은 불안정 물질의 농도가 감소되기 때문이다. 특히 dehydroxylation 효과에 의해 OH group의 함량이 감소된다. 따라서 TALD와 PAALD 방법으로 형성한 Al<sub>2</sub>O<sub>3</sub> 박막의 열적 응력에 대항하는 물리적 강도가 이




Fig. 35. Thickness shrinkage tendency as a function of annealing temperature for Al<sub>2</sub>O<sub>3</sub> films.



처럼 상이한 것은 증착법에 따른 박막성장기구가 다르기 때문이라 판단된다. 본 연구에서 1100 °C의 고온 열처리 이후에 blister가 생성되지 않는 두께가 2000 Å인 Al<sub>2</sub>O<sub>3</sub> 박막의 온도조건은 TALD 방법에서 기판온도가 600 °C 이상이며, PAALD 방법에서는 기판온도가 500 °C 이상인 것으로 규명되었다.

### 3) 열처리된 Al<sub>2</sub>O<sub>3</sub> 박막의 물성

Fig. 36은 기판온도를 500 °C에서 PAALD 방법으로 TMA/Ar/Ar+ O<sub>2</sub>/Ar의 유량을 50/50/80+100/50 sccm, 주입시간은 0.2/0.2/1.2/0.2 sec으로 증착한 Al<sub>2</sub>O<sub>3</sub> 박막의 열처리 온도에 따른 AFM의 표면 거칠기를 나타낸 것이다. 여기서 표면 거칠기 분석에 사용된 시료의 두께는 500~5000 Å이고, 열처리는 N<sub>2</sub> 분위기에서 1100 °C까지 1 시간 동안 처리하였다. As-deposited 상태와 600 °C의 온도에서 열처리한 시료의 거칠기는 10 Å 이하였고, 열처리 온도가 800 °C에서 1100 °C에서는 거칠기는 약 10 Å에서 45 Å 범위였다. 실리콘 직접접합을 성공적으로 수행하기 위해서는 초기 Al<sub>2</sub>O<sub>3</sub> 박막의 표면 거칠기가 중요한 변수이다. 거칠기 값이 10 Å 이상의 시료는 반데르발스 힘에 의한 초기 접합이 잘 이루어 지지 않는다. Fig. 36에서 보는 것과 같이 as-deposited 상태인 Al<sub>2</sub>O<sub>3</sub> 박막의 거칠기 값은 10 Å 이하 이므로 대부분의 시료에서는 초기 접합이 잘 이루어졌다. 600 °C 이상의 열처리 온도에서 거칠기 값이 증가하였으며 또한 열처리 온도가 800 °C 이상에서는 1.2 nm (500 Å), 1.9 nm (1000 Å), 3.5 nm (2000 Å), 3.8 nm (3000 Å) 그리고 4.4 nm (5000 Å)의 거칠기 값을 가진다. 이와 같이 표면 거칠기가 열처리 온도에 의존하는 것은 Al<sub>2</sub>O<sub>3</sub> 박막의 결정화에 기인하는 것으로 생각된다. Al<sub>2</sub>O<sub>3</sub> 두께가 두꺼울수록 표면 거칠기가 증가하는 것은 두꺼울수록 결정화가 잘 일어나고 결정립의 크기 또한 커지기 때문이다.

Fig. 37은 기판온도 500 °C에서 PAALD 방법으로 TMA/Ar/Ar+ O<sub>2</sub>/Ar의 유량을 50/50/80+100/50 sccm, 주입시간은 0.2/0.2/1.2/0.2 sec으로 증착한 Al<sub>2</sub>O<sub>3</sub> 박막의 열처리 온도에 따른 XRD 스펙트럼이다. 증착된 Al<sub>2</sub>O<sub>3</sub> 박막의 두께는 1000 Å 이고, 열처리는 N<sub>2</sub> 분위기에서 1100 °C까지 1 시간 처리하였다.




Fig. 36. Surface roughness of  $\text{Al}_2\text{O}_3$  film with various thickness as a function of annealing temperature.




Fig. 37. XRD spectra of Al<sub>2</sub>O<sub>3</sub> films grown by PAALD with a thickness of 1000 Å at a substrate temperature of 500 °C, annealed at various temperature of 600, 800, 900, 1000 and 1100 °C in N<sub>2</sub> ambient for 1 hour.

600 °C로 열처리된 시료에서 결정상의 피크가 나타나지 않는 것으로 보아 비정질 상태임을 확인할 수 있다. 물론 As-deposited 상태의 시료에서도 결정 피크가 관찰되지 않았다. 800 °C 이상 열처리한 시료에서는  $2\theta$ 가 19.7°, 31.4°, 47.6°, 67.3°에서 ( $\overline{202}$ ), (400), (423), 그리고 ( $\overline{240}$ )면의 피크가 관찰이 되었다. 이와 같은 결과는 monoclinic  $\theta$ -Al<sub>2</sub>O<sub>3</sub> (a:11.74, b:5.72, c:11.24,  $\beta$ :103.34)의 전형적인 XRD 결정상이다. ( $\overline{202}$ )과 ( $\overline{240}$ )면의 회절상으로 부터 열처리 온도 800 °C에서 결정화가 이미 진행되고 있음을 알 수 있다. 이 XRD 스펙트럼에서 67.3°에서 나타난 ( $\overline{240}$ )면의 피크는 Al<sub>2</sub>O<sub>3</sub> 박막의 주결정상이다. ( $\overline{240}$ )면의 피크 강도는 열처리 온도가 증가할수록 커졌다. 이것은 1100°C의 열처리온도에서 ( $\overline{240}$ )면의 결정상이 잘 발달되었음을 의미한다.  $\delta$ -(400)면의 피크도 열처리 온도가 증가함에 따라 증가하였고, 반면  $\gamma$ -(423)면의 피크는 감소하였다. 이 결과로부터 1100 °C로 열처리 된 Al<sub>2</sub>O<sub>3</sub>는 다결정 상태임을 알 수 있다.

열처리 공정 중에서 Al<sub>2</sub>O<sub>3</sub>/Si(100)의 계면은 Si<sub>x</sub>O<sub>y</sub> 와 Al<sub>x</sub>O<sub>y</sub> 등의 조성비를 갖는 층이 혼재되는 등 많은 변화가 관찰된다. Fig. 38은 PAALD 방법으로 기판 온도 500 °C에서 약 2000 Å의 두께로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막을 열처리온도에 따른 HRXRD의 XRR 방법으로 계면의 특성을 분석 것이다. 여기서 시료는 N<sub>2</sub> 분위기에서 600 °C, 900 °C 그리고 1100 °C의 온도로 1시간 열처리한 것이다. As-deposited 시료인 경우는 XRR 회절상이 단주기성만을 갖는 것으로 볼 때 계면에 새로운 층 구조가 없이 깨끗한 Al<sub>2</sub>O<sub>3</sub>/Si 계면을 이루고 있다. 두께감소 경향과 표면 거칠기 값은 계산할 수가 없었으나 600 °C로 열처리한 시료의 XRR 회절상에서 미소한 장주기가 관찰되는 것은 약간의 계면변화가 일어나고 있음을 나타낸다. 그러나 900 °C와 1100 °C로 열처리된 시료는 omega 각이 1° 이상에서 장주기 스펙트럼이 나타났다. 이와 같은 장주기 현상이 나타나는 것은 Al<sub>2</sub>O<sub>3</sub>/Si의 계면에 새로운 층이 생성되었음을 의미한다. 특히 1100 °C로 열처리한 시료의 reflectivity curve의 장주기가 열처리 온도가 900 °C인 시료에서 측정된 장주기 curve 보다 짧게 측정이 되었다. 이것은 Al<sub>2</sub>O<sub>3</sub>/Si의 계면에 Al<sub>2</sub>O<sub>3</sub>와 성질이 다른 물질이 열처리 온도가 높아짐에 따라 점점 두껍게 형성되어짐을 나




Fig. 38. HRXRR spectra of Al<sub>2</sub>O<sub>3</sub> films grown by PAALD with a thickness of 2000 Å at a substrate temperature of 500 °C with various annealing temperature at 600, 900 and 1100 °C in N<sub>2</sub> ambient for 1 hour.

타낸다. XRR법으로 측정된  $\text{Al}_2\text{O}_3/\text{Si}(100)$  계면에 형성된 층의 밀도는  $2.18 \text{ g/cm}^3$  이고, 두께는  $98 \text{ \AA}$  정도이다. Fig 38의 XRR 스펙트럼으로부터 계산된 as-deposited,  $600 \text{ }^\circ\text{C}$ ,  $900 \text{ }^\circ\text{C}$ , 그리고  $1100 \text{ }^\circ\text{C}$ 로 열처리된 시료의 밀도는  $3.11$ ,  $3.25$ ,  $3.70$ , 그리고  $3.71 \text{ g/cm}^3$  로 주어졌으며, interference fringe의 주기로부터 계산된 박막의 두께는  $2145$ ,  $2167$ ,  $2018$  그리고,  $2035 \text{ \AA}$ 으로 측정되었다. 그리고 interference fringe의 진폭으로 표면 거칠기를 환산하면  $6$ ,  $6.5$ ,  $28$ , 그리고,  $29.7 \text{ \AA}$ 의 값이 얻어졌다.

Fig. 39는 PAALD법으로 기판온도  $500^\circ\text{C}$ 에서 약  $1000\text{\AA}$  두께로 증착된  $\text{Al}_2\text{O}_3$  박막을  $600 \text{ }^\circ\text{C}$ ,  $900 \text{ }^\circ\text{C}$  그리고  $1100 \text{ }^\circ\text{C}$  온도로 열처리한 시료의 표면상태를 나타낸 SEM 사진이다. 그림에서 보는 것처럼 모든 열처리 조건에서 blister가 관찰 되지 않았으며, 열처리 온도가  $900 \text{ }^\circ\text{C}$  이상의 시료에서는 Fig. 37의 XRD 결과에서 규명된 것과 같이 결정성의 발달로 표면 거칠기가 증가함을 수 있다.  $1100 \text{ }^\circ\text{C}$  열처리에 따른 시료의 표면 거칠기는  $3 \times 3 \mu\text{m}^2$  영역에서 거칠기 값이  $19 \text{ \AA}$ 으로 측정되었다.

Fig. 40은 Fig. 39의 시료에서  $1100 \text{ }^\circ\text{C}$ 로 열처리한  $\text{Al}_2\text{O}_3$  박막의 AES 깊이 조성비를 측정한 것이다. 그림에서 보는 것처럼 형성된 박막의 조성비는  $\text{Al} : \text{O} = 31.5 : 68.5$ 로서 Fig. 29(b)의 as-deposited 시료와 거의 동일한 결과였다. 따라서  $\text{Al}_2\text{O}_3$  박막의 화학양론적 조성비는 열처리 조건에 영향을 받지 않는다. 그리고  $\text{Al}_2\text{O}_3/\text{Si}(100)$  계면에서 Al, O와 Si의 깊이에 따른 농도분포 기울기가 완만해지고 as-deposited 시료와 비교하여 넓게 분포되어 있다. 이것은 고온 열처리 후 계면의 분명한 변화를 나타낸다. HRXRR과 AES 깊이조성비 분석으로부터 이 계면층이 Si-oxide ( $\text{SiO}_2$ ,  $\text{SiO}$ )인지  $\text{Al}_x\text{Si}_y\text{O}_z$  (Al-silicate)인지 정확히 분별할 수 없으나 이와 같은 계면층 형성은  $\text{Al}_2\text{O}_3$  막 내부의 잉여 산소가 실리콘 기판으로 확산되어 형성된 것으로 판단된다. SOI의 계면에서 물성이 불연속적인 새로운 막이 형성 되었을 때 SOI 소자의 전기적 특성에 어떤 영향을 미칠지 정확하게 예측하기는 어렵다. 이러한 계면 층이 top-Si와 바로 접해 있는 부분이라면 thin SOI MOSFET 응용에서 전자의 채널 영역, 즉 공핍층에 접하게 된다. 따라서 계면의 트랩 전하밀도, 유전율 그리고 절연특성과 같은 소자의 성능에 영향을 미치게 된다.




Fig. 39. SEM images showing the surface morphology of Al<sub>2</sub>O<sub>3</sub> films grown by PAALD with a thickness of 1000 Å at a substrate temperature of 500 °C with various annealing temperature at 600, 900 and 1100 °C in N<sub>2</sub> ambient for 1 hour.




Fig. 40. Atomic concentration measured from AES depth profile of  $\text{Al}_2\text{O}_3$  films grown by PAALD with a thickness of 1000 Å at a substrate temperature of 500 °C, with annealing temperature at 1100 °C in  $\text{N}_2$  ambient for 1 hour.



Fig. 41은 PAALD법에 의하여 약 1000 Å의 두께로 증착된 Al<sub>2</sub>O<sub>3</sub> 박막을 800 °C와 1100 °C 온도로 열처리한 시료의 밀도를 기판온도에 따라 나타낸 것이다. As-deposited 시료의 밀도는 기판온도가 450 °C까지 약간 감소하였고, 기판온도가 500 °C와 550 °C에서는 약 3.1 g/cm<sup>3</sup>으로 비슷하게 나타났다. 800 °C와 1100 °C로 열처리한 시료는 기판의 온도에 관계없이 약 3.6 g/cm<sup>3</sup>으로 주어졌다. 열처리 후 PAALD방법으로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 밀도는 as-deposited 시료와 비교하여 상대적으로 매우 크게 증가하며, 기판온도에 따른 밀도 증가의 의존성은 관찰되지 않았다.

#### 4) Al<sub>2</sub>O<sub>3</sub>/Si(100) 구조의 계면 상태

HRXRR, AES 등에 의한 Al<sub>2</sub>O<sub>3</sub>/Si(100) 구조의 계면상태 분석에서는 정확한 구조를 해석하기가 매우 어렵다. 따라서 계면구조의 분석은 phase modulated 방식으로 다층구조 분석이 가능한 분광 ellipsometry 방법을 사용하였다. 엘립소메트리의 광원은 Xe-Arc lamp를 사용하였고 250 nm에서 800 nm의 전 파장영역에서 측정된 ( $\Delta$ ,  $\Psi$ )값을 Fig. 42와 같은 다중박막 구조 모델을 설정하여 fitting 하였다. 그리고 계산에 사용되어진 분산관계식은 Lorentz oscillator 모델에서 유도된 single oscillator classic model을 사용하였다. Fig. 42(a)는 Si 기판에 Al<sub>2</sub>O<sub>3</sub> 박막만이 형성된 것을 가정한 단일막 모델이다. 여기서 실리콘 기판의 분산값은 C-Si<sub>1</sub>ISA reference를 사용하였다. 이 모델을 사용할 경우에 as-deposited Al<sub>2</sub>O<sub>3</sub> 박막의 두께 측정의 정확도가 매우 높다. Fig. 42(b)는 Al<sub>2</sub>O<sub>3</sub>/Si 구조의 계면에 SiO<sub>2</sub>와 SiO 가 혼재 되어 있는 층을 포함한 이중막 구조를 분석하기 위한 전산시뮬레이션 모델이다. 박막이 micro mixture이거나 두 가지 이상의 물질로 구성되어 있을 경우에도 effective midium 이론을 사용하여 물질의 함량을 비교적 정확하게 상대 비교할 수 있다 [75]. Fig. 42(c)는 Fig. 42(b)의 모델에서 계면층이 SiO<sub>2</sub>만으로 이루어진 이중막 구조 모델이며, Fig. 42(d)는 Fig. 42(c) 모델에서 최상층 Al<sub>2</sub>O<sub>3</sub>의 두께뿐만 아니라 표면 거칠기를 측정하기 위하여 void가 섞여있음을 가정한 모델이다. 이러한 모델로부터 기판온도가 500




Fig. 41. Density of  $\text{Al}_2\text{O}_3$  films grown by PAALD as a function of substrate temperature and annealing temperature.

1	2000.00	1_AL2O3-CLASSIC.DSP - 100.00%	x x
Substrate		C-SI_ISA.REF - 100.00%	x

(a)

2	2000.00	1_AL2O3-CLASSIC.DSP - 100.00%	x x
1	100.00	SiO2_ISA.REF - 70.00% * SiO.REF - 30.00%	x x
Substrate		C-SI_ISA.REF - 100.00%	x

(b)

2	2000.00	1_AL2O3-CLASSIC.DSP - 100.00%	x x
1	150.00	SiO2_ISA.REF - 100.00%	x x
Substrate		C-SI_ISA.REF - 100.00%	x


(c)

3	40.00	1_AL2O3-CLASSIC.DSP - 80.00% * VOID.REF - 20.00%	x x
2	2000.00	1_AL2O3-CLASSIC.DSP - 100.00%	x x
1	150.00	SiO2_ISA.REF - 100.00%	x x
Substrate		C-SI_ISA.REF - 100.00%	x


(d)

Fig. 42. Simulation modeling for the calculation to thickness, structure, and composition of (a) Al<sub>2</sub>O<sub>3</sub>/Si, (b) Al<sub>2</sub>O<sub>3</sub>/SiO-SiO<sub>2</sub>/Si, (c) Al<sub>2</sub>O<sub>3</sub>/SiO<sub>2</sub>/Si and (d) Al<sub>2</sub>O<sub>3</sub>-void/Al<sub>2</sub>O<sub>3</sub>/SiO<sub>2</sub>/Si by using spectroscopic ellipsometry.

$^{\circ}\text{C}$ 에서 TALD와 PAALD법에 의하여 약 2150 Å의 두께로 증착된  $\text{Al}_2\text{O}_3$  박막을 열처리 온도에 따른  $\text{Al}_2\text{O}_3/\text{Si}(100)$ 의 두께 변화 및 계면구조 형성에 대한 것이 Fig. 43이다. Fig. 43(a)는 TALD 방법으로 기판온도 550  $^{\circ}\text{C}$ 에서 두께가 약 2150 Å 정도 증착된  $\text{Al}_2\text{O}_3$ 의 열처리 온도에 따른 계면성장과 두께 변화의 양상을 보여 주고 있다. 이 그림에서 Fig. 42(c)의 모델에서 가정한 계면에 형성된  $\text{SiO}_2$  박막은 600  $^{\circ}\text{C}$  이상의 열처리 온도에서 급격하게 성장하여 1100  $^{\circ}\text{C}$ 에서 두께가 약 110 Å였고, Fig. 42(a) 모델로 계산된  $\text{Al}_2\text{O}_3/\text{Si}(100)$  층 구조에서의  $\text{Al}_2\text{O}_3$ 의 두께는 600 $^{\circ}\text{C}$  열처리온도에서 2187 Å 이다. 800 $^{\circ}\text{C}$  이상의 열처리 구간에서는 두께가 감소하여 1100 Å의 열처리 온도에서 1948 Å로 측정되었다. 여기서 계면에 형성된  $\text{Al}_2\text{O}_3$  단일층은 800  $^{\circ}\text{C}$ 에서는 9.1 %, 1100  $^{\circ}\text{C}$  열처리 온도에서는 약 9.3 %의 두께 감소율을 보였다. 이 결과는 Fig. 42(a)의 단일막 모델에서  $\text{Al}_2\text{O}_3$  두께에  $\text{SiO}_2$ 가 포함되어 측정된 결과로서 Fig. 42(c)의 모델로부터 측정된  $\text{Al}_2\text{O}_3$ 와  $\text{SiO}_2$ 의 두께를 단순히 합한 값과 거의 같은 수치이다. 여기서  $\text{Al}_2\text{O}_3/\text{SiO}_2/\text{Si}$ 의 이중막 구조에서 측정된 알짜- $\text{Al}_2\text{O}_3$  박막의 두께는 열처리 온도가 600  $^{\circ}\text{C}$ 에서는 약 2190 Å였으나 600  $^{\circ}\text{C}$  이상에서는 급격히 감소하여 1100  $^{\circ}\text{C}$ 에서의 박막의 알짜두께는 1840 Å 였다. Fig. 43(b)는 PAALD 방법으로 기판온도 500 $^{\circ}\text{C}$ 에서 두께가 약 2150 Å 정도 증착된  $\text{Al}_2\text{O}_3$ 의 열처리 온도에 따른 계면성장과 두께 변화를 나타내고 있다. 이 그림에서 Fig. 42(c)의 모델로 계산된 계면의  $\text{SiO}_2$  박막은 600  $^{\circ}\text{C}$  이상의 열처리 온도에서 급격하게 성장하여 1100  $^{\circ}\text{C}$ 에서 두께가 약 96 Å이었다. 그리고 Fig. 42(a) 모델로 계산된  $\text{Al}_2\text{O}_3/\text{Si}(100)$  층 구조에서의  $\text{Al}_2\text{O}_3$ 의 두께는 600  $^{\circ}\text{C}$  열처리온도에서 2192 Å 이다. 800 $^{\circ}\text{C}$  이상의 열처리 구간에서는 두께가 감소하여 1100 Å의 열처리 온도에서 1972 Å로 측정되었다. 여기서 계면에 형성된  $\text{Al}_2\text{O}_3$  단일층은 800  $^{\circ}\text{C}$ 에서는 8.2 %, 1100  $^{\circ}\text{C}$  열처리 온도에서는 약 8.4 %의 두께 감소율을 보였다. 이것은 TALD의 결과와 마찬가지로 Fig. 42(a)의 단일막 모델에서  $\text{Al}_2\text{O}_3$  두께에  $\text{SiO}_2$ 가 포함되어 측정된 결과이며 Fig. 42(c)의 모델로부터 측정된  $\text{Al}_2\text{O}_3$ 와  $\text{SiO}_2$ 의 두께를 단순히 합한 값과 거의 같은 수치이다. 여기서 Fig. 42(c)의 모델로부터 계산된  $\text{Al}_2\text{O}_3/\text{SiO}_2/\text{Si}$ 의 이중막 구조에서의 알짜- $\text{Al}_2\text{O}_3$  박막의 두께는 열처리 온도가 600  $^{\circ}\text{C}$ 에서는 약 2192 Å이고, 600  $^{\circ}\text{C}$  이상에서는 급격히 감소하



(a)



(b)

Fig. 43. The thickness shrinkage characteristics and interface oxide state of Al<sub>2</sub>O<sub>3</sub> films with a thickness of 2150 Å, grown by (a) TALD and (b) PAALD annealed at various temperature up to 1100 °C in N<sub>2</sub> ambient for 2 hour.

여 1100 °C에서의 박막의 두께는 1869 Å 였다. 이상의 Fig. 43의 결과로부터 Al<sub>2</sub>O<sub>3</sub>/Si(100) 구조에서 열처리에 의한 계면형성은 Al<sub>2</sub>O<sub>3</sub> 박막 내부의 산소가 계면으로의 확산에 의한 것임을 알 수 있다. 그리고 TALD와 PAALD 방법에서 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 계면 SiO<sub>2</sub> 층의 두께가 다른 것은 서로 다른 산소의 확산율을 가지며, 박막 내부의 산소의 결합력의 차이가 있기 때문이다. 본 실험에서, PAALD 방법으로 형성된 Al<sub>2</sub>O<sub>3</sub>/Si(100) 구조에서 열처리 후 형성된 계면층의 두께는 TALD 방법에 의한 것보다 약 10 % 정도 얇다. 일반적으로 Al<sub>2</sub>O<sub>3</sub>/Si(100) 구조를 N<sub>2</sub> 분위기에서 열처리하는 경우에는 Al<sub>2</sub>O<sub>3</sub> 박막 표면에서 산소의 분해 또는 박막내부로 확산할 확률이 작다. 실리콘이 Al<sub>2</sub>O<sub>3</sub> 내부로 확산되지 않으므로 [76] 박막 내부의 Al-O 결합이 불안정한 상태의 산소가 확산에 따라 TALD Al<sub>2</sub>O<sub>3</sub>/Si(100)와 PAALD Al<sub>2</sub>O<sub>3</sub>/Si(100) 계면에서 SiO<sub>2</sub>의 성장률이 다를 수 있음을 설명할 수 있다. 그리고 O<sub>2</sub> 분위기에서 열처리를 하더라도 Al<sub>2</sub>O<sub>3</sub> 표면에서 내부로의 산소교환율이 높지 않기 때문에 계면의 SiO<sub>2</sub> 성장은 분위기 가스에 거의 영향을 받지 않을 것으로 판단된다. 요약하면, 600 °C에서 1100 °C 열처리 전 구간에서 TALD Al<sub>2</sub>O<sub>3</sub>/Si 계면의 SiO<sub>2</sub> 두께 증가율이 PAALD 시료보다 높은 것은 TALD에서는 bulk 내부에 결합력이 약한 불안정한 산소의 함량이 PAALD와 비교하여 많고, 열에너지에 의한 불안정 산소의 확산속도가 빠르기 때문이라고 생각된다. 이런 불안정 산소의 원천은 박막 내부의 불안정한 결합 형태인 OH group이며, 이로 인해 계면 SiO<sub>2</sub>의 성장률이 높았다.

Fig. 44는 Fig. 43(b)의 시료에 대한 단면 HRTEM 사진이다. As deposited 상태인 Fig. 44(a)와 500,000 배의 고배율로 단면을 나타낸 Fig. 44(b)에서는 계면이 매우 평활하며, 계면층이 형성되지 않았음을 보여준다. 이 시료를 1100 °C로 N<sub>2</sub> 분위기에서 2시간 열처리한 HRTEM 단면사진인 Fig. 44(c)와 Fig. 44(d) (500K)에서는 계면에 SiO<sub>2</sub>가 약 100 Å정도 성장하였음을 관찰할 수 있으며, 이것은 ellipsometry 계면특성 분석결과와 거의 일치하는 결과이다.

## 5) Al<sub>2</sub>O<sub>3</sub> 박막의 전기적 특성

Al<sub>2</sub>O<sub>3</sub> 박막이 SOI의 매몰 산화막으로 응용이 가능하기 위해서는 열방출 특성





Fig. 44. Cross sectional HRTEM image of  $\text{Al}_2\text{O}_3$  films grown by PAALD with thickness of  $\sim 2100$  Å on Si substrate, showing (a) & (b) as-deposited film with magnification of 80 K, (c) & (d) film annealed at 1100 °C in  $\text{N}_2$  ambient for 2 hour with magnification of 500 K.


외에 기본적으로 우수한 전기적 특성을 가져야 한다. 전기적 특성은 C-V 측정으로부터 유전율, 계면트랩 전하밀도 그리고 산화막의 전하상태 밀도 등을 분석하였고, 아울러 I-V 특성으로부터 절연과괴전압 및 누설전류 특성을 조사하였다.

Fig. 45는 PAALD법에 의해 기판온도 500 °C에서 성장된 약 1100 Å 두께의 Al<sub>2</sub>O<sub>3</sub>에 대한 MIS 구조에서의 C-V 특성 곡선이다. Fig. 45(a)에 나타낸 것처럼 플랫폼밴드 이동이 약 1.1 V 양의 방향으로 편의 되어있어서, as-deposited Al<sub>2</sub>O<sub>3</sub> 산화막의 고정전하는 음전하로 이루어짐을 알 수 있다. 평탄대역 전압 값에는 금속과 반도체와의 일함수 차와 산화막 전하가 포함되어 있으므로, 이때 계산 되어진 유효 산화막의 전하상태 밀도는  $-0.7 \times 10^{12} \text{ cm}^{-2}$  이다 (Table 6 참조). 박막 내부의 Al과 O의 결합상태가 강하지 못하거나, 불안정한 경우 생기는 과다산소 O<sup>-</sup>과 OH<sup>-</sup> 이온 그리고 억셉터 트랩은 전자트랩 센터로 존재하기 때문에 [77-78] 실리콘 표면은 양의 전하로 유도된다. 박막 내부에 양의 전하를 유도하는 결합은 산소 결핍, 과도한 알루미늄, H<sup>+</sup> 그리고 donor 등이 있으며, 이로 인한 음의 방향으로의 평탄대역 이동은 모든 시료에서 관찰되지 않았다. Fig. 45(b)에서 열처리 온도가 1100 °C인 시료의 평탄대역 이동은 양의 방향으로 좀 더 편향되어 평탄대역전압이 약 4 V로 측정 되었다. 이때 계산 되어진 유효 산화막의 전하상태 밀도는  $-1.86 \times 10^{12} \text{ cm}^{-2}$  이다. 이것은 O<sup>-</sup>과 OH<sup>-</sup> 이온 등이 열에너지에 의해 확산이 더욱 활성화되어 Al<sub>2</sub>O<sub>3</sub>/Si 계면에 SiO<sub>2</sub> 성장을 촉진시킨 결과이다. 또한 고온 결정화 과정에서 격자 결함을 에워싼 원자군이 갖는 불포화 결합 즉 dangling bond와 같은 결합이 더욱 많이 생겨 난 것에도 원인이 있는 것으로 생각된다. 산화막과 실리콘 계면에 트랩된 전하의 양을 계면 트랩전하 밀도로 나타낼 수 있는데, 일반적으로 이런 트랩전하로 인하여 공핍영역에서 고주파 및 저주파의 커패시턴스값이 다르게 나타나게 된다. 이 차이로부터 계산된 계면트랩전하밀도는  $0.3 \times 10^{11} \text{ cm}^{-2} \text{ eV}^{-1}$ 이며, SiO<sub>2</sub>와 같은 열산화막의 계면 트랩 전하 밀도와 비교하여 양호하다. 1100 °C의 열처리 온도에서 측정된 Al<sub>2</sub>O<sub>3</sub> 박막의 유전율은 7.32이다. Al<sub>2</sub>O<sub>3</sub>의 결정화 및 계면 SiO<sub>2</sub> 생성기구를 참고한다면, 측정된 유전율은 SiO<sub>2</sub>가 생성되어 전체 커패시턴스가 직렬연결 등가회로의 값이고, 동시에 결정화도에 따른 분극률의 증가 그리고 Al<sub>2</sub>O<sub>3</sub>의 알짜 두께의 감소로 인한 커패시턴스 증가, 이 세 가지의 요인이 상호 연결되어 나온 결과로 해석된다. 전반적으로 열처리 온도가 높아짐에 따라 Al<sub>2</sub>O<sub>3</sub>의 전기적 성질은 점차 열화되는 경향이 있으며, 측정된 값들을 Table 6에 나타내었다.





(a)



(b)

Fig. 45. C-V Characteristics of  $\text{Al}_2\text{O}_3$  films grown by PAALD for (a) as deposited film and (b) film annealed at 1100 °C for 1 hour.

Table 6. C-V Characteristics of Al<sub>2</sub>O<sub>3</sub> film grown by TALD and PAALD as a function of annealing temperature.

sample	sub. temp.	C <sub>max</sub> (pF)	C <sub>min</sub> (pF)	T <sub>i</sub> (nm)	ε <sub>r</sub>	N <sub>A</sub> ×10 <sup>15</sup> (/cm <sup>3</sup> )	V <sub>FB</sub> (V)	N <sub>eff</sub> ×10 <sup>12</sup> (/cm <sup>2</sup> )	D <sub>it</sub> ×10 <sup>11</sup> /(cm <sup>2</sup> eV)
TALD	as-depo	89	16	105	8.40	1.7	-0.25	-0.29	0.3
	800	79	13	96	6.82	1.0	3.5	-1.72	-
	1100	84	14	96	7.25	1.1	2.1	-1.25	-
PAALD	as-depo	83	13	113	8.46	1.1	0.8	-0.70	0.3
	800	87	14	105	8.2	1.2	2.6	-1.5	-
	1100	77	12	106	7.32	0.86	4.0	-1.86	0.3

Fig. 46은 기판온도를 500 °C에서 PAALD방법에 의하여 2000 Å의 두께로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 열처리 온도에 따른 누설전류 특성을 나타낸 것이다. 실제 전력소자의 작동 전압 범위인 100 V 영역에서 측정된 as-deposited Al<sub>2</sub>O<sub>3</sub>의 누설전류밀도는  $6.37 \times 10^{-10}$  A/cm<sup>2</sup>로서, 통상적인 SiO<sub>2</sub>의 nA/cm<sup>2</sup> 수준보다 낮게 측정되었다. 열처리 온도가 증가할수록 누설 전류의 값이 증가하며, 1100 °C에서 열처리한 Al<sub>2</sub>O<sub>3</sub> 박막의 누설전류 값은  $2.55 \times 10^{-8}$  A/cm<sup>2</sup>로 측정되었다. 이와 같이 누설전류 값이 증가한 것은 as-deposited 상태에서 비정질이었던 Al<sub>2</sub>O<sub>3</sub> 박막이 열처리에 의하여 결정화가 진행되었기 때문이다. 그러나 900 °C 이하의 열처리 온도에서는 누설전류 값이  $2.53 \times 10^{-9}$  A/cm<sup>2</sup>로서 SiO<sub>2</sub> 박막의 누설전류 값과 비슷한 값을 갖는 것으로 나타났다.

Fig. 47은 Fig. 46의 시료를 열처리 온도에 따른 평균 절연과피전압을 나타낸 것이다. 각 시료마다 25 회의 절연 파괴 측정을 하였으며, 이것으로 얻어진 최다 누적 전압 영역의 값을 절연과피전압값으로 선택하였다. As-deposited 시료는 20.3 MV/cm 범위의 절연 파괴 강도를 보였다. 일반적으로 열산화 SiO<sub>2</sub> 박막은 통상적으로 8.00에서 9.75 MV/cm의 절연과피강도 값을 가지므로 as-deposited Al<sub>2</sub>O<sub>3</sub>의 절연과피 강도 값은 일반적인 열산화 SiO<sub>2</sub>의 절연과피강도 값에 비해 두 배 이상 크음을 알 수 있다. 그러나 절연과피강도는 열처리 온도가 증가할수록 낮아지고 1100 °C에서 열처리한 시료의 평균과피전압은 10.6 MV/cm으로 측정되었다. 이 결과 역시 열처리에 따른 Al<sub>2</sub>O<sub>3</sub> 박막의 결정화 및 계면 형성에 기인한 것으로 해석할 수 있으며, 전기적 특성 관점에서 보면 고온 열처리는 전기적 특성 열화의 직접적인 원인 중 하나이다.

## 6) Al<sub>2</sub>O<sub>3</sub> 박막의 성장 및 blister 생성 기구

SOI 구조에서 Al<sub>2</sub>O<sub>3</sub> 박막을 매몰 산화막으로 응용하기 위해서는 고온 열처리 조건에서 Al<sub>2</sub>O<sub>3</sub> 박막의 안정적인 물성을 확보해야 하는 문제가 당면한 과제이다. 이 문제를 해결하기 위해서는 전구체에 따른 성장기구의 차이점을 파악하는 작업이 선행되어야 할 것으로 생각된다. 앞서의 실험결과에서 나타났듯이 Al<sub>2</sub>O<sub>3</sub> 박




Fig. 46. Leakage current density of Al<sub>2</sub>O<sub>3</sub> film grown by PAALD as a function of annealing temperature.




Fig. 47. Breakdown voltage of Al<sub>2</sub>O<sub>3</sub> film grown by PAALD as a function of annealing temperature.

막은 열처리 조건에 따라 막의 조성, 밀도, 두께 감소율, 계면상태 변화 그리고 전기적 특성 등의 물성 변화가 많다. 이런 일반적인 물성의 변화들 중에 산소 전구체의 차이로 인하여 발생된 대표적인 특성이 blister 생성이다. Blister 생성은 열적 변형 즉 열처리 공정에서의 두께 감소가 직접적인 원인이었다.

Fig. 48은 4인치 웨이퍼 상에  $Al_2O_3$ 를 TALD 및 PAALD 방법으로 기판 온도 500 °C에서 각각 약 500Å 증착한 시료에 대하여 열처리온도에 따른 응력 비교 실험 결과를 나타낸 것이다. 열처리는  $N_2$  분위기에서 *in-situ* 로 5 °C/min의 승온율로 시행되어졌다. 그림에서 보는 것처럼 TALD와 PALD 방법으로 형성된  $Al_2O_3$  박막의 응력 이력곡선이 상이함을 알 수 있다. PAALD 방법으로 형성된  $Al_2O_3$  박막은 열처리온도가 400 °C 영역까지는 응력의 변화가 적으며, 열처리온도가 700 °C까지 약간 감소한다. 그러나 열처리온도가 700 °C 이후부터 급격히 증가하여 1000 °C에서  $1.62 \times 10^{10}$  dyne/cm<sup>2</sup> 값까지 상승한다. 냉각모드에서는 급격히 응력이 감소하며, 약 800 °C을 전후하여 다시 상승하고, 약 500 °C 영역에서 최고값으로 포화되는 패턴을 나타낸다. 이때 완전히 냉각된 상태에서의 PAALD 방법에서 형성된  $Al_2O_3$  박막의 응력은  $1.45 \times 10^{10}$  dyne/cm<sup>2</sup>이다. 그러나 TALD 방법으로 형성된  $Al_2O_3$  박막의 응력은 1000 °C에서  $2.25 \times 10^{10}$  dyne/cm<sup>2</sup>이며, 실온상태에서는 약  $2.35 \times 10^{10}$  dyne/cm<sup>2</sup>의 값을 가진다. 1000 °C 열처리 온도에서의 응력값은 TALD 방법으로 형성된  $Al_2O_3$  박막이 더 크며, 열처리 전후 실온에서의 응력값 차이 역시 TALD 방법으로 형성된  $Al_2O_3$  박막이 훨씬 크다. 결과적으로 TALD 및 PAALD 방법에 의해 증착된  $Al_2O_3$  막이 갖는 응력의 차이는 각각의  $Al_2O_3$  박막이 가지는 compressive strength와 tensile strength의 불균형의 정도차에 의한 것이며, TALD 방법에서 발생 빈도가 훨씬 높은 blister의 생성 원인이 됨을 알 수 있다. 전술한 바와 같이 TMA와의 표면 반응물질로서  $H_2O$ 를 사용한 경우 산소 활성종을 사용할 때보다 blister의 생성 확률이 높은 이유는 막내의 불순물 혹은 미 반응된 불안정 물질의 농도와 관계가 깊으며, 특히 OH group의 존재유무 및 양에 직접적으로 영향을 받는다고 판단된다. 곧, 어떤 전구체를 선택하느냐에 따라 막의 성장기구의 달라지며, 그 차이가 열 스트레스를 견뎌내는 물리적 강도의 차이를 좌우한다고 설명할 수 있다. 이와 같은 성장기구의 차별성은 잔류가스분석을 시행해 보면 더욱 확실하게 알




Fig. 48. Thermal stress hysteresis of Al<sub>2</sub>O<sub>3</sub> film grown by TALD and PAALD as a function of annealing temperature.

수 있다. Fig. 49는 TALD와 PAALD 방법으로 형성된  $Al_2O_3$  박막의 증착과정 중에 반응기에서 가장 인접한 배기라인에서 측정한 잔류가스 분석 결과이다.

TALD 공정조건은 TMA/Ar/Ar/Ar의 유량을 50/50/50/50 sccm, 주입시간은 0.2/0.2/0.2/0.5 sec으로 하였고, PAALD 공정조건은 TMA/Ar/Ar+  $O_2$ /Ar의 유량을 50/50/80+100/50 sccm, 주입시간은 0.2/0.2/1.2/0.2 sec으로 하였다. 기판온도는 각각 500 °C, 증착주기는 각각 100 cycle로 하였으며 표면반응 후 배기되어지는 잔류가스의 성분인  $CH_3$ ,  $CH_4$ ,  $C_2H_5$  그리고  $C_2H_6$ 에 대한 분압을 측정하였다. TMA와  $H_2O$ 를 사용한 경우에는  $CH_4$ 의 분압이 초기 인큐베이션 시간이 경과한 후 급속도로 증가하며, 메칠기의 치환반응이  $Al_2O_3$  박막 성장에 있어 주된 표면반응은 식 (4.6)와 같다. 이 반응은 식 (4.7), 식 (4.8)과 같은 두 가지 형태의 중간반응으로 진행되며, 모두  $OH^*$  group의 매개가 된다.








Fig. 49(a)에서 공정시간이 50 sec에서 150 sec까지  $CH_3$ 와  $C_2H_6$ 의 분압이 미세하게 상승하는 것은 높은 기판온도에 의한 TMA의 분해와 표면에서 OH group과의 직접 치환에 의한 영향이 복합적으로 나타난 결과로 해석할 수 있다. 반면에 Fig. 49(b)와 같이 산소 플라즈마를 사용한 경우에는 TALD 결과와 비교하여  $C_2H_5$  및  $C_2H_6$ 의 분압 상승이 두드러지게 관찰이 되었다. 이는 TMA+ $H_2O$ 의 표면반응 방식과는 전혀 다르다는 사실을 보여주며, 주요 표면 반응을 관계식은 다음과 같이 나타낼 수 있다.






(a)





(b)

Fig. 49. Partial pressure of various species measured from residual gas analysis during (a) TALD and (b) PAALD deposition process.





PAALD 방법에서 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 표면 반응은 식 (4.9), 식 (4.10)에 표현한 바와 같이 산소 활성종에 의한 메칠기의 치환반응이 주가 된다. 식 (4.11)과 식 (4.12)의 표면반응 기여도는 TALD 보다 상대적으로 작기 때문에 Al<sub>2</sub>O<sub>3</sub> 박막내부에 OH group 이 존재할 확률이 낮을 것으로 생각된다. 이 결과로부터 PAALD 방법에 의한 Al<sub>2</sub>O<sub>3</sub> 박막의 성장기구는 식 (4.13)과 같이 산소활성종과 메칠기와의 직접치환에 의하여 Al이 산화되는 active oxidation으로 나타낼 수 있다. 그러나 TALD 방법으로 형성된 Al<sub>2</sub>O<sub>3</sub> 박막의 성장기구는 식(4.6)과 같은 이상적인 반응이 아니라 식(4.14)와 같은 TMA와 H<sub>2</sub>O가 표면반응하여 Al(OH)<sub>3</sub>가 생성되고 CH<sub>4</sub>가 퍼지되는 chemical exchange로 표현이 가능하다. 이런 경우에 Al-CH<sub>3</sub>와 H<sub>2</sub>O의 직접적 표면 반응에 의한 결과로서 Al<sub>2</sub>O<sub>3</sub> 막 내부의 OH group의 존재를 용이하게 설명할 수 있을 것이라 생각된다.



이상의 결과로부터 PAALD 방법에 의한 Al<sub>2</sub>O<sub>3</sub> 박막의 성장모델을 Fig. 50과 같이 나타낼 수 있다. Al<sub>2</sub>O<sub>3</sub> 박막의 표면성장반응 과정은 다음과 같다. (a) Hydroxyl group으로 포화되어 있는 실리콘 기판 표면에, (b) TMA가 공급되면, (c) 화학적 흡착이 일어나 TMA가 표면을 포화시킨다. 그리고 (d) 무반응성 Ar에 의해 C<sub>2</sub>H<sub>6</sub>, CH<sub>3</sub>, CH<sub>4</sub>, H<sub>2</sub> 그리고 TMA 등의 미반응 부산물이 퍼지되어 진다. (e) 바로 이어서 산소활성종이 주입되면 식 (4.9), 식 (4.10), 식 (4.11), 그리고 식 (4.12)와 같은 표면반응에 의하여 Al이 산화된다. (f) 다음 공정순서인 Ar 퍼지에 의해 C<sub>2</sub>H<sub>6</sub>, C<sub>2</sub>H<sub>5</sub> 등의 부산물이 완전히 제거되어지고, 표면은 Al-OH, Al-O와 같은 bond로 포화된다. 이와 같은 주기의 반복에 의해 깊이




Fig. 50. Growth model of  $\text{Al}_2\text{O}_3$  films grown by PAALD.

방향으로 물성이 연속적인  $\text{Al}_2\text{O}_3$  박막이 성장한다.

지금까지의 실험결과를 바탕으로  $\text{Al}_2\text{O}_3$  박막의 열처리 온도에 따른 물성 변화의 특성을 정리해 보면 다음과 같이 나타낼 수 있다. 특히 열처리 온도  $600\text{ }^\circ\text{C}$ 를 기준으로 전후 물성의 불연속성이 존재하며, 이를 바탕으로 물성변화의 영역을 세 가지로 나눌 수 있다.

- (1) 1영역(실온~ $600\text{ }^\circ\text{C}$ ):  $600\text{ }^\circ\text{C}$ 까지 열처리되기까지 as-deposited 시료와 비교하여 밀도, 두께감소율 그리고 표면거칠기 등의 물성의 변화가 거의 없다. 그러나 열처리 온도  $600\text{ }^\circ\text{C}$ 에서  $\text{Al}_2\text{O}_3$  박막의 두께가 미세하게 증가하며, 계면에서는  $\text{SiO}_2$ 의 생성이 시작된다. 열처리 온도  $600\text{ }^\circ\text{C}$ 까지 비정질 상태를 유지하며 전기적 특성이 가장 우수하다.
- (2) 2영역( $600\text{ }^\circ\text{C}$ ~ $900\text{ }^\circ\text{C}$ ): 결정화가 시작되어 비정질에서 다결정화가 진행되는 영역으로서 두께 감소율이 최대이며, 이때 밀도 및 표면 거칠기 값은 as deposited 시료 보다 크게 증가한다. 계면에서는  $\text{SiO}_2$  계면층이 형성되나 정확한 계면 상태 분석이 어렵다.  $700\text{ }^\circ\text{C}$  열처리 온도에서 blister가 생성되기 시작하며, 유전율이 감소하는 특성을 나타낸다.
- (3) 3영역( $900\text{ }^\circ\text{C}$ ~ $1100\text{ }^\circ\text{C}$ ): (2) 영역에서 시작된 결정화가 안정화되어  $\theta\text{-Al}_2\text{O}_3$ 를 주결정상으로 하는 다결정화가 진행되는 영역으로서 열처리에 따른 물성변화가 완료 된다. 밀도 및 표면 거칠기가 최대값을 가지며, 계면의  $\text{SiO}_2$  두께가 최대 그리고 유전율이 최소값을 가진다. 두께는 (2) 영역과 비교하여 약간 증가한다. 전기적 특성이 열산화  $\text{SiO}_2$  수준으로 열화된다.

$\text{Al}_2\text{O}_3$  박막을 성장시킴에 있어 산소전구체로  $\text{H}_2\text{O}$ , 혹은 산소플라즈마를 사용했느냐에 따라 열처리 공정 후  $\text{Al}_2\text{O}_3$  박막의 물성은 다르게 나타났다. 이와 같은 특성을 이해하기 위해서는 기판온도에 따른 TMA의 표면 흡착률, dehydroxylation rate의 변화 그리고 산소활성종의 화학흡착 경향을 포함한 이들 간의 상호관계를 파악해야 한다. 본 연구에서  $\text{Al}_2\text{O}_3$  박막의 증착은  $500\sim 600\text{ }^\circ\text{C}$  정도의 고온에서 실행되었다. 그 이유는 저온 증착일 때보다 고온 증착

일 경우에 열처리 시 blister 발생 확률이 현저히 감소하기 때문이었다. 또한 PAALD 방법에 의한  $\text{Al}_2\text{O}_3$  박막에서 blister는 거의 관찰이 되지 않는다. 500~600 °C의 기판온도 영역에서는 증착률이 현저히 감소하고 전기적 특성이 열화된다. 특히 1ML ALD 증착의 개념에서 크게 벗어난 영역으로 간주될 수 있기 때문에 일반적인 ALD 공정에서 채택하고 있지 않다. 이 온도 영역에서 TMA는 기판상부에서 열분해 (decomposition)가 활발히 일어나,  $\text{Al}-(\text{CH}_3)_2$ ,  $\text{Al}-\text{CH}$  그리고  $\text{CH}_3$  등 TMA bonding이 깨진 상태가 되기 때문에 기판에 대한 화학적 흡착량이 감소하게 된다. 또한 TALD 방법에서와 같이  $\text{H}_2\text{O}$ 를 사용할 경우에 기판온도가 상승함에 따라 dehydroxylation이 심화되어  $\text{Al}_2\text{O}_3$  성장률이 1cycle 당 1ML에 훨씬 미치지 못하게 된다. 이때 증착 중 막 내부에 존재하는 OH group, 불안정한 산소 그리고 미반응 탄화수소의 양은 저온 성장에 비하여 훨씬 적어지고, 일종의 불포화 모드 에서 성장하게 된다. 따라서 막의 밀도는 저온 성장보다 커지며 열처리 과정에서 막 외부로 확산되어지는 불순물의 양은 적어진다. 따라서 열처리 과정에서의 막의 두께감소율은 크지 않다. Blister 생성을 억제하기 위해서는 이와 같은 조건의 고온 증착이 불가피하다고 여겨지며 보다 근원적인 해결책은 dehydroxylation 효과보다 OH group의 존재 확률을 줄일 수 있는 산소활성종의 사용이라고 해석된다. 실제로 RPG에서 생성된 산소활성종의 반응성이 매우 높기 때문에 500 °C 이상의 고온 영역에서  $\text{H}_2\text{O}$ 를 사용할 때와 비교하여 증착률에 큰 차이가 없다. 또한 앞에서 제시하였듯이 열적 응력이 낮아 blister와 같은 결함의 소지가 작다. 불안정상태의 물질의 양이 적기 때문에 고온 열처리 과정에서 확산 가스에 의한 결함 형성과 같은 부작용을 막을 수가 있다. 실제로 SDB 방법에 의한 열처리접합 공정에서 확산가스가 다량인 경우 접합면에 bubble이나 void가 생성되어 접합을 방해하게 된다. 접합 공정에서 나타나는 물성의 특성과 연계된  $\text{Al}_2\text{O}_3$  박막의 증착조건 확립은 성공적인 SDB-SOI 제작에 있어 중요한 선결조건이다.

### 3. SDB 적합 특성

#### 1) 실온 접합 특성

본 연구에서 접합에 사용된 top-Si 기판은 4 인치 p-type(100) Si wafer이며, 이에 맞추어 같은 종류의 기판에  $\text{Al}_2\text{O}_3$ 를 TALD 및 PAALD 방법에 의하여 증착하였다. 이때 기판의 두께 균일도는 2000 Å의 두께를 가진 시료를 기준으로 2 % 이하이다. SDB법에 의한 접합공정은 기판세척 및 초기 실온접합 그리고 열접합 공정 순으로 진행하여  $\text{Al}_2\text{O}_3/\text{Si}$  기판과 Si기판의 접합 특성을 조사하였다. 직접접합에 있어서 가장 큰 문제는 bubble 또는 void라고 불리는 계면에서의 비접합 영역의 발생에 있다. 이와 같은 비접합 영역은 실온에서의 초기접합, 기판 handling, 열처리 접합 또는 접합 기판의 박막화 과정 중에 생길 수 있다. 실온에서의 초기접합에서 비접합 영역의 발생 원인은 세척과정에서 기판 위에 부착된 미세 먼지, 오염물이 완전히 제거되지 않았거나 접합과정 중 두 기판 사이에 가스가 포획되는 경우 그리고 기판쌍 간의 부정합이나 접합면을 구성하는 박막의 내부 응력과 거칠기 등의 원인에서 찾을 수 있다.

$\text{SiO}_2$  박막을 매몰 산화막으로 하는 일반 SOI 의 직접접합용 세척공정에 따라 세척의 효율성 및 초기 접합 상태를 조사하였다 (Table 7 참조). APM과 SPM은 반도체 세척 공정에서 흔히 쓰이는 세척액으로서 top-Si로 사용될 실리콘 웨이퍼의 표면 세척에는 문제가 없었다. Fig. 51은 APM과 SPM 세척액을 이용하여 두께 약 1000 Å으로 기판 온도 500 °C에서 TALD와 PAALD 방법으로 증착된  $\text{Al}_2\text{O}_3$  박막을 10 분간 처리한 후의 두께 변화를 나타낸 것이다. TALD 방법으로 형성된  $\text{Al}_2\text{O}_3/\text{Si}(100)$  구조의  $\text{Al}_2\text{O}_3$  박막의 식각률은 APM (5 min)+SPM (5 min)으로 세척했을 때 25.7 Å/min, 그리고 PAALD 방법으로 형성된  $\text{Al}_2\text{O}_3$ 는 APM (5 min)+SPM (5min)로 세척했을 때 25.1 Å/min의 값으로 측정되었다. 세척 후 측정된 기판의 두께 균일도는 2 % 이하이다. HF :  $\text{H}_2\text{O}$  의 혼합용액을 사용할 경우에는 600 Å/min의 빠른 식각률을 나타내었다. 따라서 초기 접합이 가능한 범위에서 각 용액의 세척시간은 최소화하였고, 식각률은 낮추었다. 그리

Table 7. Wafer cleaning process and conditions.

Process step	Solution & condition	Time	temp.	비 고	
1	SCI Cleaning (I), Ultrasonic	NH <sub>4</sub> OH:H <sub>2</sub> O <sub>2</sub> :H <sub>2</sub> O (1:1:4)	1-5min	60~70℃	particles, organics, metals, hydrophilic
2	Rinse	H <sub>2</sub> O	5min	R.T	
3	SPM Cleaning	H <sub>2</sub> SO <sub>4</sub> :H <sub>2</sub> O <sub>2</sub> (4:1)	1-5min	75~85℃	heavy organics, hydrophilic
4	Rinse	H <sub>2</sub> O	5min	R.T	
5	HF, Ultrasonic, Megasonic	HF : H <sub>2</sub> O (1:10)	1-5min	R.T	oxide, metal, organics
6	Rinse	H <sub>2</sub> O	5min	R.T	
7	Spin Dry	2000 rpm	1min	R.T	
8	Initial Bonding			R.T	
9	Inspection	IR Camera			




Fig. 51. Etching rate of Al<sub>2</sub>O<sub>3</sub> film grown by TAALD and PAALD after RCA cleaning for 10 minute.




Fig. 52. Surface roughness of Al<sub>2</sub>O<sub>3</sub> film grown by PAALD with a thickness of 1000 Å after RCA cleaning.

고 megasonic, ultrasonic과 같은 초음파 세척을 병행하여 기판의 표면 세척 및 친수화의 효율을 높였다. Al<sub>2</sub>O<sub>3</sub>/Si 기판에 실제로 적용된 최적 공정은 초음파 세척 및 SCI 세척시간은 1~2 분, 초음파 및 SPM 세척 1~2 분이다.


Fig. 52는 Al<sub>2</sub>O<sub>3</sub> 박막의 초기 세척 후 식각에 따른 기판의 거칠기를 AFM으로 측정된 결과이다. 두께가 약 1000Å으로 기판 온도 500 °C에서 PAALD 방법으로 증착된 Al<sub>2</sub>O<sub>3</sub> 박막을 APM과 SPM으로 각각 2 분간 처리하였다. 3×3 μm<sup>2</sup> 영역에서 측정된 표면거칠기는 약 6.75 Å으로서 초기 접합이 잘 이루어졌다. 대부분의 시료에서 초기 세척 후 표면 거칠기는 10 Å 이하였으며, 표면거칠기에 따른 초기실온접합 성공여부의 의존성은 없다. 초기 접합에 있어 또 하나의 중요한 변수는 기판의 bow 값으로서 그 값이 클수록 기판 자체의 물리적 휨정도가 커서 초기 접합 자체가 불가능하다. 접합이 가능하려면 두 기판의 접합면이 van der Waals 힘에 의해 비접합면이 최소화 되어, 열처리에 따른 실리콘 기판의 탄성도 증가 및 분자들의 열적 진동에 의한 탄성적인 변형이 접합을 일으킬 수 있는 최소한의 물리화학적 근접거리 안에 들어와야 한다. Al<sub>2</sub>O<sub>3</sub> 박막이 증착된 기판의 bow를 측정된 결과 막 두께에 따른 경향성 있는 거동은 살펴볼 수 없었다. 일반적으로 4 인치 실리콘 기판 직접 접합은 실리콘 기판의 bow 값이 10 μm 이하에서 가능한 것으로 보고되고 있다. 5000Å 이상의 두께를 가진 Al<sub>2</sub>O<sub>3</sub> 박막이 형성된 실리콘 기판에서도 측정된 bow값은 증착조건과 관계없이 as-deposited 상태에서 10 μm 이하였다. 따라서 본 연구에서 제작된 대부분의 기판쌍에 대한 초기 접합은 대부분 성공적으로 수행되었다.

Fig. 53은 Al<sub>2</sub>O<sub>3</sub>/Si 과 Si 기판 쌍의 초기 세척 공정을 거친 후, 초기 실온 접합 상태를 나타낸 적외선 상이다. Al<sub>2</sub>O<sub>3</sub> 박막은 기판 온도 500 °C에서 PAALD 방법으로 약 2000 Å의 두께로 증착되어졌다. 그림에서 보는 것처럼 실리콘과 Al<sub>2</sub>O<sub>3</sub>/Si의 접합면에 비접합 영역이 거의 없을 경우는 Fig. 53(a)와 같은 상을 얻을 수 있다. 접합면에 잔존물질이 남아 있거나 표면거칠기의 편차가 클 경우 우에는 실온접합이 되었더라도 Fig. 53(b)와 같은 국부적인 간섭 무늬가 나타나게 된다. 이와 같은 간섭무늬는 비접합영역의 높이가 λ/4 (λ, IR의 파장) 이상인 영역에 나타나는 뉴우튼 링 (Newton ring)으로서 적외선 이미지를 통하여 육안으로 확인할 수 있다. Fig. 53(a)의 중앙부의 작은 무늬는 초기 실온 접합과정에





(a)



(b)

Fig. 53. IR image of the Si-Al<sub>2</sub>O<sub>3</sub>/Si pair after the initial bonding process at room temperature, showing (a) good bonding state and (b) bad bonding state with bubble and void.

서 빠져나가지 못한 가스 void로 판단되며, Fig. 53(b)의 뉴우튼 링은 비교적 큰 입자에 의하여 생성된 것으로서 비접합 영역이 넓게 분포되어 있음을 나타낸다. 이런 경우, 열접합공정을 거치더라도 거의 대부분 비접합 영역이 사라지지 않으며, 접합에너지가 낮기 때문에 결국 기판쌍은 분리 (debonding)가 된다. 이와 같은 현상은 세척공정을 통해 표면의 오염물이 제거되더라도 표면 전처리 후부터 기판 접합 공정 사이의 탈 이온수에 의한 세척과 스핀 드라이에 의한 건조 과정 그리고 각 공정과 공정 사이에서 주위의 입자흡착에 의하여 나타난다. 따라서 접합 공정이 수행되는 실험실의 청정도가 매우 중요하다. 본 실험은 class 1000 정도 레벨의 크린룸에서 진행되었으므로, 이런 외인성 입자 오염을 원천적으로 방지할 수는 없었다. 초기 접합이 잘 이루어진 Fig. 53(a) 시료는 초기 접합쌍 표면의 친수화 정도를 나타내는 접촉각이  $7^\circ$  이고, crack opening 방법에 의해 측정된 표면에너지는 약  $150 \text{ mJ/m}^2$ 로서,  $\text{Al}_2\text{O}_3$  증착조건에 관계없이 대부분의 시료에서 초기 적합은 성공적으로 수행되었다. 초기 실온 접합의 관건은 초기의 표면 세척뿐만 아니라, 접합 기판 표면의 친수화를 유도해야만 가능하다.  $\text{Al}_2\text{O}_3$  박막은 표면이 소수성 물질이므로 초기접합에 어려움이 많을 것으로 예측하였으나 Table 7의 세척공정을 통하여 초기 접합을 위한 표면 친수화가 효과적으로 이루어질 수 있음을 확인하였다.

## 2) 열처리 접합 특성

열처리 접합공정은 초기 접합에서 확보된 접합력을 더욱 높여서, top-Si 과  $\text{Al}_2\text{O}_3/\text{Si}(100)$  기판이 물리적인 연속성을 가지도록 하는 공정이다. 물론, 접합 후 실리콘 기판을 적절한 두께를 박막화하기 위한 연마공정 중에도 물리적 변성이 일어나지 않을 정도의 강도를 확보해야한다. 초기 접합과정에는 열에너지가 사용되지 않으므로 접합쌍의 as-deposited  $\text{Al}_2\text{O}_3$  박막의 물성변화에 영향을 끼칠 만한 요인은 없다. 그러나  $\text{SiO}_2$ 를 매몰산화막으로 사용하는 기존의 SOI 열처리 접합 공정을 기준으로 한다면, 적어도  $1100^\circ\text{C}$  이상의 온도에서 수 시간 이상 열처리를 해야 한다. 특히,  $600^\circ\text{C}$  이상  $1100^\circ\text{C}$ 의 온도 구간은 열에너지에

의하여 접합면의 Si-OH-Al 결합에서 Si-O-Al 결합으로 변환되면서 접합력이 최고가 되는 온도 영역이다. 1100 °C의 온도가 가지는 또 다른 의미는 UNIBOND™와 같은 SOI 제조법에서 활성층 실리콘의 분리를 위하여 이 정도의 열처리 온도를 반드시 필요로 한다는 것이다 [27]. 매물산화막층을 거쳐 기판 Si 내부로 임플란트 된 수소 이온의 도핑층이 이 온도에서 쉽게 분리가 되며 도핑 깊이에 따라 디자인된 만큼의 활성층 두께를 얻게 된다 [79, 80]. 전술한 바와 같이 열접합 온도구간에서 Al<sub>2</sub>O<sub>3</sub> 박막의 물성은 크게 변화하게 된다. Al<sub>2</sub>O<sub>3</sub> 박막은 결정화가 이루어짐과 동시에 막의 내부 응력이 최고값을 가지게 되어 blister와 같은 내부결함의 발생할 확률이 높다. 이 같은 Al<sub>2</sub>O<sub>3</sub> 박막의 물리적 특성의 변화들은 열처리 접합 공정에 방해가 되는 요소들이다.

초기 접합이 잘 이루어진 기판쌍을 10 °C/min의 승온율로 N<sub>2</sub> 분위기에서 각각 600 °C, 900 °C 까지 열처리한 예비 열접합 실험 결과는 다음과 같다. 600 °C의 열처리 공정에서는 4000 Å의 두께를 가진 Al<sub>2</sub>O<sub>3</sub>/Si 시료까지 접합을 유지하였으며, 900 °C의 열처리 공정에서는 2000 Å의 두께를 가진 Al<sub>2</sub>O<sub>3</sub> /Si 시료까지 접합이 가능하였다. Fig. 35과 36에서 보인 것처럼 2000 Å 이상의 두께를 가진 Al<sub>2</sub>O<sub>3</sub> 박막은 열처리 후 두께 감소율이 최고 10 %에 이르고, 표면거칠기도 30 Å 이상 이므로 열접합 과정에서도 이런 물성변화가 나타날 것으로 예상된다. 열처리 후 Al<sub>2</sub>O<sub>3</sub>/Si의 bow 특성이 15µm 이하로서 접합에 영향을 줄 정도는 아니었다. 따라서 비접합 혹은 분리의 원인을 열처리 과정에서 두께에 따른 Al<sub>2</sub>O<sub>3</sub> 박막 표면 거칠기의 증가와 두께 감소에 따른 변형에서 찾아야한다. 이와 같은 경향성으로부터 Al<sub>2</sub>O<sub>3</sub> 두께가 2000 Å 이상 두꺼울 경우 열처리 온도가 높을수록 열처리 공정 후에 접합쌍이 분리되거나 깨어질 가능성이 높음을 알 수 있다.

Table 8은 예비 실험 결과를 근거로 하여 2, 5, 7, 그리고 10 °C/min.의 승온율로 대기분위기에서 열처리 온도를 상온에서 1100 °C까지, 1시간 유지하는 조건의 열접합 실험 결과를 나타낸 것이다. TALD 방법으로 기판온도 400 °C에서 1000 Å의 두께로 증착된 Al<sub>2</sub>O<sub>3</sub> 박막에서처럼 blister가 발생하는 조건의 Al<sub>2</sub>O<sub>3</sub>/Si를 사용한 경우, 모든 접합쌍이 분리되거나 깨지는 현상이 발생하였다. Blister의 형성은 접합이 성공적으로 수행되지 못하는 직접적인 원인중의 하나임

Table 8. Bonding characteristics according to Al<sub>2</sub>O<sub>3</sub> film deposition and annealing conditions.

Sample No.	Film Thickness (Å)	Sub Temp. (°C)	Annealing Temp. (°C)	ramp up rate (°C/min)	Bonding State	Remark
1	1000	TA-400	1100	5	debonding	blister
2	1000	TA-500	1100	2	bonding	
3	1000	TA-500	1100	5	bonding	blister
4	1000	TA-500	1100	7	debonding	
5	1000	TA-600	1100	2	bonding	
6	1000	PA-400	1100	5	bonding	
7	1000	PA-500	1100	2	bonding	
8	1000	PA-500	1100	5	bonding	
9	1000	PA-500	1100	7	debonding	
10	1000	PA-600	1100	5	bonding	
11	2000	TA-500	1100	2	bonding	
12	2000	TA-600	1100	5	debonding	blister
13	2000	PA-500	1100	2	bonding	
14	2000	PA-600	1100	5	bonding	
15	3000	TA-600	1100	2	debonding	
16	3000	PA-600	1100	2	bonding	blister
optimize bonding conditions	1000 Å, TALD: ≤ 2°C/min, sub.temp.: 600°C PAALD: ≤ 5°C/min, sub.temp.: 500°C, segment control					
	2000 Å, TALD: ≤ 2°C/min, sub.temp.: 600°C PAALD: ≤ 5°C/min, sub.temp.: 500°C, segment control					

을 확인하였다. 승온율이 10 °C/min 이상 일 경우에 모든 시료가 접합되지 않았으며, PAALD 방법으로 증착한 두께가 2000 Å 이하의 Al<sub>2</sub>O<sub>3</sub> (기판온도: ≥ 500 °C) 박막 기판인 경우에는 5 °C/min 이하의 승온율로 열처리 하였을 때 접합이 모두 이루어 졌다. TALD 방법으로 증착한 두께가 2000 Å 이하의 Al<sub>2</sub>O<sub>3</sub> (기판온도: ≥ 600 °C) 박막 기판인 경우에는 2 °C/min 이하의 승온율로 열처리 하였을 때 접합이 이루어 졌다. TALD 방법으로 증착한 두께가 2000 Å 이하의 Al<sub>2</sub>O<sub>3</sub> (기판온도: ≥ 600 °C) 박막 기판인 경우에는 2 °C/min 이하의 승온율로 열처리 하였을 때 접합이 이루어 졌다. 두께가 1000 Å 이하의 Al<sub>2</sub>O<sub>3</sub> (기판온도: ≤ 500 °C) 박막 기판인 경우에도 5 °C/min 이하의 승온율로 열처리 하였을 때 접합이 이루어 졌다. 그러나 crack opening에 의하여 분리되거나, 접합이 되더라도 Al<sub>2</sub>O<sub>3</sub> 층이 응집 (agglomeration)되어 매몰산화막 특성을 상실하는 결과를 가져왔다. PAALD 방법으로 증착된 Al<sub>2</sub>O<sub>3</sub> 시료도 7 °C/min 이상의 승온율로 열처리 될 경우 접합이 강하지 못하기 때문에 기판 분리가 쉽게 일어났다. 따라서 열접합 공정에서 2 °C/min 이하의 승온율을 유지하여야만 거의 모든 시료의 접합이 성공적으로 이루어 질 수 있다.

기판 분리의 원인은 크게 두 가지로 추정할 수 있다. 첫 번째는 Al<sub>2</sub>O<sub>3</sub> 박막 자체의 열처리에 따른 극심한 물성의 변화이며, 두 번째는 접합면의 화학적 산화막 (Si-O-Al)이 기판 내부로 확산되고, 기판의 탄성적 변형 효과가 더해짐에 따라 접합이 더욱 강해지는 기본적인 실리콘 열접합 기구를 방해하는 접합쌍의 내적 요인이다. 앞에서 밝힌 바와 같이 800 °C의 열처리 온도에서 Al<sub>2</sub>O<sub>3</sub> 박막의 두께는 약 9 % 정도 감소되고 표면거칠기는 10 Å 이상으로 증가한다. 따라서 유효 접합면적이 축소가 되기 때문에 접합면에서 실라놀 그룹이 확산되고, 분자들의 열적 진동 및 산화막의 점성적인 흐름이 미세한 틈을 채우는 일반적 접합 형성 기구를 방해하게 된다. 또 하나의 기판 분리 원인은 Al<sub>2</sub>O<sub>3</sub> 내부의 OH 기나 탄화 수소류의 열적 확산에서 비롯된다. 이들 가스가 접합면으로 빠져나오게 되면 내인성 bubble이 광범위하게 형성되어 접합면을 파괴시키고 결국 기판 분리에 이르게 되는 것이다. PAALD 방법으로 500 °C 이상의 기판온도에서 증착된 Al<sub>2</sub>O<sub>3</sub> 박막은 막 내부에 OH group 및 미반응 탄화 수소류의 존재 가능성이 극히 작으며 열처리 과정에서 막 외부로 확산되어지는 가스의 양도 작다. 결정화에 의한

표면거칠기의 증가 및 두께 감소율 역시 TALD 방법으로 증착된  $\text{Al}_2\text{O}_3/\text{Si}$  시료에 비하여 상대적으로 작기 때문에 직접접합이 순조롭게 이루어진 것이라 판단된다,

승온율의 차이에서 발생하는 접합결과의 차이는 다음과 같이 설명할 수 있다. 고온 접합과정에 막 외부로 확산되어지는 가스가 접합면을 통해 충분히 밖으로 빠져나올 수 있는 시간적 여유를  $\text{Si}/\text{PAALD}-\text{Al}_2\text{O}_3/\text{Si}$  접합에서 보다 상대적으로 길게 부여했기 때문에 접합이 이루어진 것으로 사료된다. 다시 말해,  $\text{Al}_2\text{O}_3$ 의 막 내부 및 표면에서 탈착되어진 가스가 접합면을 따라 접합쌍 외부로 방출되는 시간을 충분히 부여한다면, 비접합 영역의 축소로 인한 접합 가능성을 높일 수 있다.

접합 시 발생하는 기포형 결함, 즉 버블은 크게 두 종류로 나눌 수 있다. 상온의 접합과정에서 발생하는 외인성 bubble과 접합 후  $200\sim 800\text{ }^\circ\text{C}$  온도의 영역에서 발생하는 내인성 bubble이다. 이러한 bubble의 발생은 접합표면의 불충분한 평탄화, 접합 시 포획된 공기, 웨이퍼 표면의 파티클, 탄화수소계열의 물질에 의한 오염, 그리고 웨이퍼 표면의 수분 등으로 추정되어진다. 열처리접합과정에서 접합면에서 탈착된 가스 분자들이 모여 일정 압력 이상 도달할 때 접합면을 파괴하며 성장하게 되는데, 적외선에 검출 가능한 크기의 bubble로 성장하게 된다. 따라서, 적외선 이미지 상에서 관찰되어지는 bubble의 형태와 크기 등을 열적 거동과 연계하여 해석한다면 접합공정에서의 특성 변화를 어느 정도 유추해낼 수 있다.

Fig. 54는 초기접합쌍과  $1100\text{ }^\circ\text{C}$  열처리 후 접합쌍의 내부 상태를 비교한 적외선 이미지이다. 접합에 사용된  $\text{Al}_2\text{O}_3/\text{Si}$  시료는 모두 PAALD 방법으로 기판온도  $500\text{ }^\circ\text{C}$ 에서  $2000\text{ \AA}$ 의 두께로 증착되어졌으며, 승온율은  $5\text{ }^\circ\text{C}/\text{min}$ 으로 열처리 하였다. Fig. 54(a)의 접합쌍은 세척 및 초기접합이 성공적으로 수행되어 bubble이 아주 작게 나타났으며, Fig. 54(b)의 접합쌍에는 상대적으로 비접합영역이 넓게 분포한다. Fig. 54(b)에서 보여지는 것처럼, 초기 접합이 성공적으로 이루어진 접합쌍 내부의 void 혹은 bubble과 같은 비접합영역 상태는 열처리 후 큰 변화가 없었다. 열처리 접합 후 표면에너지는  $1.6\text{ J}/\text{m}^2$ 로 측정이 되어서 CMP 공정이 가능할 만한 수준이다. Fig. 54(d)의 시료에서는 bubble 내부의 뉴





Fig. 54. IR image of the Si-Al<sub>2</sub>O<sub>3</sub>/Si pair, showing (a) good initial bonding state, (b) thermal bonding state of (a), (c) initial bonding state with a lot of bubble and (d) thermal bonding state of (c).

우튼 링의 수가 초기접합에서보다 많이 관찰된다. 이것은 열처리 온도가 높아짐에 따라 bubble 내부 압력이 많이 상승했다는 것을 뜻한다. 또한 적외선 간섭무늬가 열처리 후에도 면적이 줄지 않는 것은 비접합 영역의 발생의 근본적인 원인이 Fig. 54(a)의 시료보다 크기가 큰 외인성 파티클에 있기 때문이다.


Fig. 55는 초기접합쌍에 대하여 승온율 7 °C/min 그리고 10 °C/min으로 1100 °C 까지 열처리 후 내부 상태를 관찰한 적외선 이미지이다. 접합에 사용된 Al<sub>2</sub>O<sub>3</sub>/Si 시료의 증착조건은 Fig. 54의 시료와 동일하다. Fig. 55(a)에서처럼 열처리접합 공정에서 승온율이 7 °C/min 이상 과도할 때에는 내인성 bubble이 크게 발생하며 기관 전 영역에 걸쳐 분포하였다. 승온율이 10 °C/min로 열처리된 Fig. 55(b)의 시료는 Fig. 55(a)의 접합쌍 보다 bubble 분포면적이 넓기 때문에 접합력이 매우 약하다. 블레이드 삽입 시 접합쌍은 쉽게 분리되었으며, 이런 종류의 시료는 국부적 스트레스의 과도한 차이로 인하여 깨어짐이 빈번하게 발생하였다. Fig. 54와 Fig. 55의 결과로부터, 고온 접합과정에서 Al<sub>2</sub>O<sub>3</sub> 박막 외부로 확산되어지는 가스가 접합면을 통해 충분히 밖으로 빠져나올 수 있는 임계 시간, 즉 열처리 공정의 최적화된 승온율은 5 °C/min 이하임을 밝혔다.

Fig. 56은 Al<sub>2</sub>O<sub>3</sub> 박막의 두께가 각각 3000 Å과 5000 Å인 접합쌍을 5 °C/min의 승온율로 열처리를 진행한 후의 적외선 이미지이다. Al<sub>2</sub>O<sub>3</sub> 박막의 증착 조건은 Fig. 54의 시료와 동일하다. Fig. 55와 같은 승온율이 높은 접합쌍의 적외선 간섭무늬와는 다른 형태의 무늬가 관찰 된다. Fig. 56(a)와 Fig. 56(b)에 나타낸 것처럼, 뉴우튼 간섭무늬가 접합면 전체에 걸쳐 여러 개의 폐곡선을 그리며 분포하였다. 이것은 초기 접합 시 깨졌었던 접합면에 굉장히 넓은 내인성 비접합 영역이 형성되었음을 나타낸다. 특히 Fig. 56(b)의 Al<sub>2</sub>O<sub>3</sub> 박막의 두께가 5000 Å인 시료를 사용한 시료에서는 열처리 과정에서 접합면이 거의 형성되지 않았기 때문에 블레이드를 삽입하지 않고도 모든 접합쌍이 바로 분리되었다. 이것으로부터 Al<sub>2</sub>O<sub>3</sub>의 두께가 3000 Å 이상 두꺼운 시료의 접합특성은 승온율이 높은 시료의 접합특성과 상이함을 알 수 있다. 또한 이 결과는 Al<sub>2</sub>O<sub>3</sub> 박막 거칠기의 증가에 따른 유효접합면적의 축소, 그리고 열적 변형에 따른 접합거리의 증가가 열접합 초기에 접합면의 Si-OH-OH-Al 결합이 Si-O-Al 결합으로의 변환을 방해하는 요인임을 확인시켜 준다.





(a)




(b)

Fig. 55. IR image of the Si-Al<sub>2</sub>O<sub>3</sub>/Si pair after thermal bonding process with ramp up rate of (a) 5 °C/min and (b) 10 °C/min.



(a)



(b)

Fig. 56. IR image of the Si-Al<sub>2</sub>O<sub>3</sub>/Si pair with a Al<sub>2</sub>O<sub>3</sub> film thickness of (a) 2000 Å and (b) 5000 Å after thermal bonding process at ramp up rate, >5 °C/min.

Fig. 57은 열처리 온도에 따른 Si/Al<sub>2</sub>O<sub>3</sub>/Si 접합 강도를 확인하기 위하여 crack opening 방법으로 측정된 접합에너지를 나타낸다. 접합에너지 측정에 사용된 접합쌍의 Al<sub>2</sub>O<sub>3</sub>/Si 시료는 PAALD 방법으로 기판온도 500 °C에서 약 2000 Å의 두께로 증착되었으며, 승온율은 5 °C/min으로 1100 °C 까지 열처리 하였다. 800 °C를 전후하여 표면에너지가 크게 증가하며, 적외선 이미지에 비접합 영역이 거의 관찰이 되지 않은 시료 들은 1.51~1.6 J/m<sup>2</sup> 정도의 표면에너지 값을 갖는다. 이 값은 상용화되어 있는 Si/SiO<sub>2</sub>/Si-SOI 기판의 접합에너지와 거의 동일한 값이며, 따라서 매몰산화막으로 Al<sub>2</sub>O<sub>3</sub>를 사용한 SOI 기판의 접합력은 매우 우수하다.

Fig. 58은 열처리 접합 후 접합에너지가 약하여 블레이드에 의해 분리된 접합쌍의 접합면을 관찰한 것이다. 열접합에 사용된 시료의 Al<sub>2</sub>O<sub>3</sub> 박막은 TALD법으로 400 °C 에서 1200 Å 두께로 성장시킨 것이며, 승온율은 2 °C /min으로 열접합 되었다. Fig. 58(a)과 같이 적외선 이미지 상으로는 직경 1.5 cm 이하의 크고 작은 bubble과 void 들이 상당수 발생되어 있으며, 분리된 면에서도 동일한 형태가 확인된다. 분리면은 두 가지의 형태로 나타나는데, Fig. 58(b)의 좌측 기판은 활성층 실리콘 기판면이며 우측이 Al<sub>2</sub>O<sub>3</sub> 박막이 증착된 기판 면이다. 열접합이 되었다가 분리된 면과 국부적으로 위치하는 void 부분을 SEM으로 관찰해 보면 흥미로운 사실을 발견하게 된다.

Fig. 59는 Fig. 58(b) 시료의 SEM 이미지이다. Fig. 59(b)에서 보이는 것처럼, Al<sub>2</sub>O<sub>3</sub> 박막이 활성층 실리콘 기판 쪽으로 약 30 % 정도 박리되어 떨어져 나갔으며, 이 형태는 Al<sub>2</sub>O<sub>3</sub>/Si 기판 쪽에서도 유사하게 관찰된다. Al<sub>2</sub>O<sub>3</sub>/Si 기판 쪽 void 와 기판 edge 부분에서는 Fig. 59(c)와 같이 blister가 관찰이 되었고, Si 기판 쪽에서는 Fig. 59(a)와 같이 void 및 edge 부분이 깨끗하다. 승온율이 2°C/min 임에도 이런 현상이 관찰됨으로써 Al<sub>2</sub>O<sub>3</sub> 박막의 열적 응력을 최소로 낮추는 조건, 즉 blister가 생성되지 않는 증착조건에서 막을 성장시키지 않는다면 결국 열에너지에 의한 직접접합이 불가능하다는 사실을 확인시켜 준다.




Fig. 57. Bonding energy of the Si-Al<sub>2</sub>O<sub>3</sub>/Si pair measured from blade insertion test as a function of annealing temperature.



(a)



(b)

Fig. 58. IR image of (a) the debonded Si-Al<sub>2</sub>O<sub>3</sub>/Si pair and (b) inner surface of the each splitted pair.





Fig. 59. SEM images of inner surface of the debonded Si-Al<sub>2</sub>O<sub>3</sub>/Si pair, showing (a) Si-side, in void & edge, (b) Si & Al<sub>2</sub>O<sub>3</sub>/Si-side, in debonded area and (c) Al<sub>2</sub>O<sub>3</sub>/Si-side, in void.

### 3) 실리콘 연마 공정 후의 SOI 표면 특성

APM 과 SPM 용제를 통해 표면이 활성화 된 handled Si 기판과  $\text{Al}_2\text{O}_3/\text{Si}$  기판을 실온에서 초기 접합한 후, 접합강도를 높이기 위하여 대기 분위기에서  $2\text{ }^\circ\text{C}/\text{min}$ 에서  $5\text{ }^\circ\text{C}/\text{min}$ 의 승온율로  $1100\text{ }^\circ\text{C}$  온도에서 2 시간 동안 열처리 접합공정을 수행하였다. 이 접합쌍을  $\text{Al}_2\text{O}_3/\text{Si}$ 를 지지기판으로 하여 handled Si 쪽으로 연마하였으며, 최소  $3\text{ }\mu\text{m}$  두께의 활성층 실리콘층과  $2000\text{ \AA}$  두께의  $\text{Al}_2\text{O}_3$  매몰산화막을 가진 SOI 기판을 제작하였다. 일련의 실리콘 thinning 과정은, grinding, lapping, polishing 그리고 CMP 공정을 순차적으로 진행하였다.

실리콘 연마 과정을 거쳐 최종적으로 제작되어진  $\text{Al}_2\text{O}_3$  층을 매몰 산화막으로 응용한 SOI 기판의 사진을 Fig. 60(a)에 예시하였다. 기판 가장자리 부분의 edge exclusion 부분은 일반적인 Si 기판들이 가장자리가 라운드 처리되는 구조적인 문제로 인하여 접합이 이루어 지지 않은 영역이다. 이 SOI 기판에 대한 Fig. 60(b)의 적외선 이미지에서 보여지듯 실리콘 연마과정 중에 발생할 수 있는 접합면에서의 비접합 영역은 검출되지 않았으며, 표면 실리콘 층에도 결함은 발견되지 않았다. 본 실험에서 접합이 잘 이루어진 대부분의 접합쌍은 연마 과정 후 Fig. 60(a)와 유사한 결과를 얻었다. 그러나 비접합 영역이 넓게 존재하는 접합쌍인 경우에 국지적인 비접합 영역에서 활성층 실리콘이 완전히 연마되어 매몰산화막이 드러난다. 또한 이보다 작은 수 mm 이내의 void 영역에서는 연마 후 활성층이 남아있고, 그 형태 또한  $\text{Al}_2\text{O}_3$  박막에서 발견되었던 blister와 유사하다.

Fig. 61은 실리콘 연마 후 활성층 실리콘 표면을 촬영한 SEM 사진이다. 사용된  $\text{Al}_2\text{O}_3$  시료는 PAALD 방법으로 기판온도는  $500\text{ }^\circ\text{C}$ 에서 약  $2000\text{ \AA}$  두께로 증착되었으며, 열접합 공정의 승온율은  $2\text{ }^\circ\text{C}/\text{min}$ 으로  $1100\text{ }^\circ\text{C}$ 까지 열처리 하였다. 실리콘 연마 후 남은 활성층 실리콘의 최종 두께는 약  $5\text{ }\mu\text{m}$ 이다. 표면은 깨끗하며,  $3\times 3\text{ }\mu\text{m}^2$  영역에서 AFM으로 측정된 표면 거칠기값은  $2.5\text{ \AA}$ 으로서 아주 양호하다.




(a)




(b)

Fig. 60. Manufactured SOI wafer buried with  $\text{Al}_2\text{O}_3$  film after thinning and CMP.  
(a) Photograph and (b) IR image.





(a)



(b)

Fig. 61. Surface roughness of the top Si layer of SOI wafer buried with  $\text{Al}_2\text{O}_3$  film. (a) SEM image and (b) AFM image.

## 4. SOI 특성 평가

### 1) 물리적 접합 결함

완성된 SOI 웨이퍼의 접합상태를 확인하기 위하여 SEM과 HRTEM 그리고 SAM 분석을 하였다. Fig. 62는 실리콘 연마 공정을 수행한 후에 SOI 기판의 단면을 촬영한 SEM 사진으로서 상부 활성층 실리콘이 약 5000 Å 정도의 두께로 연마되어 있고 중간에 매몰 산화막으로서 약 1000 Å 두께의 Al<sub>2</sub>O<sub>3</sub> 층이 자리 잡고 있다. 사용된 시료의 Al<sub>2</sub>O<sub>3</sub> 층은 500 °C의 기판온도에서 PAALD 방법으로 증착되었으며, 열접합 공정의 승온율은 5 °C/min으로 1100 °C까지 열처리 하였다. SEM 단면 사진으로 부터 Al<sub>2</sub>O<sub>3</sub>/Si와 활성층 실리콘과의 연속적인 접합이 이루어 졌음을 확인 할 수 있다. 또한 Al<sub>2</sub>O<sub>3</sub> 층의 내부 및 경계면에서 기타 결함이 관찰 되지 않았다. 연마 과정에서 기판에 가해지는 힘이 매몰산화막과 활성층 실리콘에 물리적 변형이 발생할 만큼의 영향을 주지 않는다. 만일 SOI 내부의 결함이 발견된다면 Al<sub>2</sub>O<sub>3</sub> 박막의 고유한 물성변화와 접합특성에서 그 원인을 찾아야 할 것으로 판단한다.

Fig. 63은 연마 공정이 성공적으로 수행된 시료에 대한 또 다른 형태의 SEM 단면 사진이다. 측정에 사용된 시료의 매몰 산화막은 TALD 방법으로 500 °C의 기판온도에서 1000 Å 두께로 증착되어졌고, 기판쌍은 5 °C/min의 승온율로 열처리 접합 공정이 수행되어졌다. 연마 후 적외선 이미지로는 비접합 영역이 검출 되지 않았으며, 측정된 접합에너지는 1.5 J/m<sup>2</sup> 로서 접합 강도에 문제가 없는 시료이다. Fig. 62의 시료와 비교하여 비정상적인 형태의 접합계면상태가 관찰된다. Al<sub>2</sub>O<sub>3</sub> 매몰산화막층이 전체적으로 응집된 형태를 취하고 있으며 두께도 대단히 불균일하다. 이런 상태라면 매몰산화막으로서의 Al<sub>2</sub>O<sub>3</sub> 물성은 모두 잃었다고 보아야 한다. 이 시료는 Al<sub>2</sub>O<sub>3</sub>/Si 구조에서 고온 열처리 시 blister가 발생하지 않는 증착 조건을 가지고 있으나, 5 °C/min의 빠른 승온율로 인하여 열처리 접합 과정에서 자체 응력을 이기지 못하고 파괴되어 버린 것이다. 즉 Si/Al<sub>2</sub>O<sub>3</sub>/Si 구조 내부의 결함은 Al<sub>2</sub>O<sub>3</sub>가 가지는 열적응력과 실리콘기판과의 접합력이 열처




Fig. 62. Cross sectional SEM image of the Al<sub>2</sub>O<sub>3</sub> buried SOI.




Fig. 63. Cross section SEM image of the Al<sub>2</sub>O<sub>3</sub> buried SOI with defects.

리 온도 증가와 비례하여 더욱 가중된 결과로서 형성되었다. Fig. 63의 SEM 분석 결과는 접합 열처리 공정 변수 중에 승온율이 SOI 구조 내부의 결함 생성에 큰 영향을 미침을 확인시켜 주는 중요한 결과이다. Fig. 64는 Fig. 63에 나타난 매몰산화막의 결함 형태를 구체적으로 살펴보기 위하여 RIE 방법으로 SOI 활성층 실리콘을 완전히 제거한 후에,  $\text{Al}_2\text{O}_3$ 의 표면 상태를 관찰한 SEM 사진이다. RIE는 반응가스로  $\text{SF}_6$  와 Ar을 혼합하여 시행하였으며,  $\text{Al}_2\text{O}_3$ 가 받는 이온 폭격(ion bombardment) 효과를 최소화하기 위하여 수십 W 대의 낮은 플라즈마 파워로 식각을 진행하였다. 3  $\mu\text{m}$  정도의 활성층 실리콘이 건식 식각된 후 드러난  $\text{Al}_2\text{O}_3$  표면 전체 영역에 걸쳐서 bare- $\text{Al}_2\text{O}_3/\text{Si}$  에서 발견되는 blister와 같은 결함이 발견되었다. 이 결함을 확대하여 보면 crack의 형태로서  $\text{Al}_2\text{O}_3$  매몰산화막층 자체가 하부 기판 Si과 박리되어 있다.

적외선 검사는 초기 접합이나 열접합 공정 후 수 mm 크기 이상의 void와 그것보다 크기가 큰 bubble 등의 비접합 영역의 검출에는 매우 효과적이다. 그러나 본 실험에서 적외선 검사법으로 Fig. 63과 같은 SOI의  $\mu\text{m}$  크기 수준의 내부 결함을 판별하기에는 한계가 분명하였다. 따라서 적외선 검사보다 해상력이 뛰어나고, 비파괴적인 방법으로 내부 결함을 판독할 수 있는 scanning acoustic microscopy 법을 사용하였다. Fig. 65는 본 연구에서 제작된 SOI 시료를 2차원 SAM 이미지로 나타낸 것이다. 4 인치 SOI 기판에서  $20 \times 20$  mm 영역을 선정하여 측정하였다. Fig. 65(a)는 접합면에서 열처리과정 중에  $\text{H}_2\text{O}$  혹은  $\text{H}_2$ , 기타 가스가 빠져나간 경로의 흔적과 void를 실제 형태대로 보여준다. Fig. 65(b)와 Fig. 65(c)의 SAM 이미지에서 spot의 수와 크기는 일대일로 SOI의 내부 결함에 매칭이 되며, 전기적 특성 분석이 가능한 시료는 Fig. 65(d)처럼 spot이 전혀 없는 이미지로 관찰되었다. 적외선 이미지 방법과 X-ray 이미지 방법에 의해 측정된 이미지에서는 각각 1 m, 500  $\mu\text{m}$  정도의 해상력을 갖는다. 따라서 이와 같은 방법으로는  $\text{Al}_2\text{O}_3$  buried SOI의 미세 내부 결함을 판독할 수 없다. 그러나 SAM은 150 MHz의 초음파를 사용하여 그 해상력이 0.5  $\mu\text{m}$ 이기 때문에 이들 방법보다 정확하게 SOI의 내부결함을 파악할 수 있었다.

Fig. 66은 SOI 시료의 내부결함 상태를 3차원 SAM 이미지로 나타낸 것으로서, 측정되어진 초음파의 회절 신호를 전산 해석하여 기판 깊이에 따른 정보를 보여




Fig. 64. SEM image of the surface of Al<sub>2</sub>O<sub>3</sub>/Si after etching top Si from SOI wafer by using RIE.





Fig. 65. Scanning acoustic microscopy images of the  $\text{Al}_2\text{O}_3$  buried SOI with (a) void and defect, (b) a lot of defect, (c) a few of defect and (d) defect free.



(a)



(b)

Fig. 66. 3-dimensional scanning acoustic microscopy images of the Al<sub>2</sub>O<sub>3</sub> buried SOI (a) with defect and void, (b) without defect.

준다. Fig. 66(a)는 매몰 산화막을 PAALD 방법으로 기판온도 600 °C에서 증착하고 7 °C/min의 승온율로 1100 °C에서 접합한 시료의 SAM 3차원 이미지이다. 활성층 실리콘은 약 3 μm 두께로 연마되었다. 연마과정에서 활성층 실리콘이 완전히 연마된 영역에 해당하는 비접합영역이 시편 좌측에서 관찰되며, 또한 전 영역에 걸쳐 매몰산화막에 내부 결합이 발생했음을 알 수 있다. SOI로서 물리적 구조를 갖추고 전기적 특성을 측정할 수 있는 시료는 Fig. 66(b)와 같이 상이 깨끗하며, spot 형태의 결합이 전혀 관찰되지 않는다. 측정에 사용된 시료는 최적화된 공정조건, 즉 PAALD 방법으로 기판온도 600 °C에서 2000 Å 두께로 증착된 Al<sub>2</sub>O<sub>3</sub>/Si기판을 5 °C/min의 승온율로 1100 °C에서 2시간 이상 열접합을 시행한 SOI 기판이다. 활성층 실리콘은 약 3 μm 두께로 연마되어졌다. 웨이퍼 가장자리 부분에서 활성층 실리콘의 접합력이 약하여 조금 들떠 있고, 활성층 실리콘이 수 mm 정도 edge exclusion 되어 있음을 확인할 수 있는데, 이것은 일반적인 SDB SOI wafer에서 공통적으로 발견되는 현상이다.

Fig. 67은 SEM과 SAM 분석을 통해 접합 계면 상태가 양호하다고 판단되는 시료를 가지고 접합계면상태를 좀 더 미세하게 확인하기 위하여 시행한 HRTEM 분석 결과이다. 매몰산화막의 두께는 약 2000 Å이며, PAALD방법으로 500 °C의 기판온도에서 증착되었다. 열처리 온도는 1100 °C까지, 5 °C/min의 승온율로 열접합된 시료이다. 활성층 실리콘도 전기적 특성을 분석하기 위하여 약 2000 Å의 두께로 건식 식각되어졌다. Al<sub>2</sub>O<sub>3</sub> 층과 활성층 실리콘과의 접합 계면은 아주 깨끗하며 균일하다. 매몰산화막의 물리적 변형은 관찰되지 않으며 구조적으로 완벽한 Al<sub>2</sub>O<sub>3</sub> buried-SOI가 제작되어진 것으로 판단되어진다. 하부 기판 Si와 Al<sub>2</sub>O<sub>3</sub> 계면에 SiO<sub>2</sub>가 약 100 Å 정도 형성된 것을 확인할 수 있는데, 고온 열처리 후 bare-Al<sub>2</sub>O<sub>3</sub>/Si 구조에서 관찰되었던 계면 옥사이드의 형성 결과와 차이가 없는 것으로 사료된다. 앞에서 언급한 바와 같이, Al<sub>2</sub>O<sub>3</sub> 막 내부의 불안정 상태의 산소가 기판 실리콘과의 접합면으로 확산하여 그 계면에 SiO<sub>2</sub>를 생성시킨 것이다. 그러나 활성층 실리콘과 매몰산화막의 계면에서는 옥사이드가 거의 관찰되지 않았다. 이 영역은 열처리 접합 과정에서 접합면의 Al-OH-OH-Si bond가 탈수소화 과정을 거쳐 Al-O-Si 형태의 화학적 산화막이 형성되는 영역이다. 이것은 Al<sub>2</sub>O<sub>3</sub>/Si 계면과 top-Si/Al<sub>2</sub>O<sub>3</sub> 계면에서의 SiO<sub>2</sub>의 형성기구가 상이함을 보여준다.






Fig. 67. Cross sectional HRTEM image of the Al<sub>2</sub>O<sub>3</sub> buried SOI.

## 2) 전기적 특성

종래에는 SOI 기판의 품질을 평가하기 위해서 SOI 기판에 소자를 제조하고 전기적 구동 특성을 분석해야만 했다. 그러나 최근에 소자를 제작하지 않고 SOI 기판 자체의 전기적 특성을 분석하는 pseudo-MOSFET이라는 새로운 기술이 개발되었다 [68-72]. Pseudo-MOSFET 소자로부터 I-V와 C-V 특성을 측정하고 이때 얻어진 평탄대역 전압, 표면 실리콘의 전하 이동도, 그리고 계면트랩전하밀도 등의 값을 가지고 활성층 실리콘과 매몰 산화막의 전기적 특성을 평가할 수 있다.

Fig. 68은 pseudo-MOSFET의 개념적 구조를 나타낸 것으로서, 명칭에서 알 수 있듯이 일반적 MOSFET 구조를 가진다. 매몰산화막 하부의 Si 기판이 게이트로 작용하고 매몰산화막이 게이트 절연막으로, 활성층 실리콘층에 위치한 탐침이 각각 소스와 드레인으로 작용한다. 기판에 바이어스를 가하면 활성층 실리콘층과 매몰산화막의 계면에 채널이 형성하게 되어 MOS소자의 전기적 특성과 거의 유사한 출력 특성 곡선을 얻을 수 있다. 본 연구에서는 측정용 소자 제작을 위하여 photo resist 작업 및 RIE 방법을 사용하여 활성층 실리콘의 두께 조절과 pseudo MOS의 isolation 을 시행하였다.

Fig. 69는 SOI wafer에 제작된 pseudo-MOSFET으로부터 측정된 누설전류와 출력특성 곡선이다. 현재 보유한 장비의 한계로 인하여 연마 공정에서 제작 가능한 활성층 실리콘의 최소 두께는 3  $\mu\text{m}$  정도이다. 실리콘의 불순물 도핑농도가  $1 \times 10^{15}/\text{cm}^3$  이라고 가정할 때, 3  $\mu\text{m}$  정도의 실리콘의 두께를 가지고 소자를 만들 경우에 최대 공핍층의 두께는 1  $\mu\text{m}$  이내이다. 따라서 실리콘 벌크를 통해 누설전류가 많이 흐르게 된다. 이처럼 두꺼운 활성층 실리콘을 갖는 SOI에서는 일반적인 pseudo-MOS 범으로 해석하기가 곤란하기 때문에 활성층 실리콘을 수천 Å 이내로 건식 식각하였다. 사용된 SOI 시료의  $\text{Al}_2\text{O}_3$  매몰 산화막의 두께는 약 2000 Å이고 활성층 실리콘의 두께는 약 3000 Å 으로 제작하였다. PAALD-1 시료는 PAALD 방법으로 기판온도 500 °C에서  $\text{Al}_2\text{O}_3$  박막을 증착하고 5 °C/min 의 승온율로 1100 °C에서 접합된 SOI 시료이다. TALD-1 시료는 TALD 방법으로 기판온도 600 °C에서  $\text{Al}_2\text{O}_3$  박막을 증착하고 2 °C/min 의 승온율로






Fig. 68. Concept drawing of the Pseudo-MOSFET.



(a)



(b)

Fig. 69. Characteristics of the Pseudo-MOFET on the  $\text{Al}_2\text{O}_3$  buried SOI, (a) drain leakage current, (b) drain voltage-current characteristics.

1100 °C에서 접합된 SOI 시료이다. Fig. 69(a)에 나타낸 것처럼, TALD-1 시료보다 PAALD-1 시료의 절연 특성이 우수한 것으로 판명되었다. PAALD-1 기판에 바이어스를 걸어 주었을 때 누설 전류값은  $< 10^{-9}$  A 정도로 측정되었으며, TALD-1 기판의 누설 전류값은 바이어스 전압이 10 V 영역에서 약  $10^{-5}$  A 값으로 포화되었다. PAALD-1 시료의 누설전류 특성이 보다 우수한 이유는, 기판 온도가 500°C 이상에서 2000 Å 이하의 두께로 PAALD 방법에 의해 성장시킨  $Al_2O_3$  박막과 실리콘 기판과의 열접합으로 제작된 SOI 기판의 매몰산화막에서 내부 결함이 거의 검출되지 않은 SAM과 HRTEM 분석 결과와 일치한다.

Fig. 69(b)는 시료 PAALD-1에 대한 MOSFET 출력특성을 나타낸 것이다. Pseudo-MOS의 바이어스 전압을 0에서 10 V 까지 변화시킬 때 드레인 전압에 따른 드레인 전류특성을 나타내었다. 게이트 바이어스 전압을 상승시킴에 따라 드레인 전류가 증가하며, 게이트 바이어스가 10 V 일 때  $3 \times 10^{-5}$  A 영역에서 포화되었다. MOS소자에서와 같은 전형적인 드레인 전압-전류특성 곡선을 얻을 수 있었으며, 이것은 pseudo-MOS가 정상적인 SOI 기판 상에서 동작하고 있음을 의미한다. 이 결과는 제작된 SOI 기판에서 활성층 실리콘의 물성이 매우 안정하고, PAALD 방법으로 증착된  $Al_2O_3$  박막이 매몰산화막으로서 역할을 충분히 하고 있음을 나타낸다.

따라서 본 연구결과를 통하여 PAALD 방법에 의한 최적의  $Al_2O_3$  박막 증착 조건과 SOI 제조를 위한 접합공정 변수를 확보하였으며, 이를 통해  $Al_2O_3$  박막이 SOI 기판의 매몰산화막으로 효과적으로 응용될 수 있음을 보였다.

## V. 결론

“PAALD 방법으로 증착된  $\text{Al}_2\text{O}_3$ -(BOX Layer)를 이용한 SOI 구조 형성에 관한 연구”를 통하여 SOI의 매몰산화막으로 적합한 PAALD  $\text{Al}_2\text{O}_3$ 의 물성을 획득하고 SDB 공정을 최적화하여 SOI 기판을 성공적으로 제작하였다. ALD 방법으로 증착된  $\text{Al}_2\text{O}_3$ 는 대면적 두께 균일성 확보 및 깊이에 따른 조성의 균일성에 있어 탁월한 특성을 가진다. 또한 높은 열방출 효율 및 절연 파괴전압 특성을 가지고 있어서  $\text{SiO}_2$ 를 대체하여 SOI의 매몰산화막으로 응용될 가능성이 높다. 그러나 고온 열처리 공정 중에 발생하는 열적 응력에 의한 결함을 근본적으로 제거하지 못한다면 차세대 SOI의 대안이 될 수 없다. 따라서 고온 열처리 접합 공정 중에 발생하는  $\text{Al}_2\text{O}_3$  내부 결함의 최소화를 위한 ALD 증착 공정 확립과 더불어 SOI 제조를 위한 초기 세척, 열처리 그리고 실리콘 연마 공정을 최적화하였으며 그 결과는 다음과 같다.

1.  $\text{Al}_2\text{O}_3$  박막을 매몰산화막으로 하는 SOI 제작을 위하여 실리콘 직접접합법을 이용하여 1100 °C의 고온 열처리 공정을 수행하였다. 이때 성공적인 SOI 제작을 방해하는 요인은  $\text{Al}_2\text{O}_3$  박막의 내부 결함이다. 내부 결함은 고온의 열처리에 따른 열적 응력이 매우 크기 때문에 발생되며,  $\text{Al}_2\text{O}_3/\text{Si}$  기판 상태에서는 blister로, SOI 기판에서는 매몰산화막의 미세 결함으로 발현된다. 이와 같은 열적 응력의 제어는  $\text{Al}_2\text{O}_3$  박막 증착변수 및 열접합 공정변수를 최적화함으로써 가능하다.

2. 내부결함의 근본적인 발생원인은 산소전구체에 따른  $\text{Al}_2\text{O}_3$  박막의 성장기구의 차이에 있음을 규명하였다. TALD  $\text{Al}_2\text{O}_3$ 에서 내부결함의 생성확률이 높은 이유는 막내의 OH group의 농도가 높기 때문이다. TALD 방법의  $\text{Al}_2\text{O}_3$  박막 성장기구는 TMA와  $\text{H}_2\text{O}$ 가 반응하여  $\text{Al}(\text{OH})_3$ 가 생성되고  $\text{CH}_4$ 가 purge 되는 화학적 치환이 주요 표면반응으로서 막 내부에 OH group이 과량 존재한다. 그러나 PAALD 방법의 성장기구는 산소 이온과 TMA의  $\text{CH}_3$  bond와의 직접 치환에 의

하여  $\text{Al}_2\text{O}_3$ 가 형성되고 부산물로  $\text{C}_2\text{H}_6$ 가 생성되는 실질적인 산화반응임을 규명하였다. 이와 같은 성장기구의 차이는 열처리 공정 중에 나타나는 물성의 변화에 직접적인 영향을 미쳐, 열적 응력을 포함하는 물리적, 전기적 특성에서 PAALD 방법에 의한  $\text{Al}_2\text{O}_3$  박막이 보다 안정적인 물성을 가지게 되는 것으로 판단된다.

3. 1100 °C의 고온 열처리 이후에 blister가 생성되지 않는  $\text{Al}_2\text{O}_3$  ( $\leq 2000 \text{ \AA}$ ) 박막의 증착조건은 TALD 방법에서는 기판온도가 600°C 이상이며, PAALD 방법에서는 기판온도가 500 °C 이상인 것으로 나타났다. 전구체의 주입량과 주입 시간은 기판의 표면에서 전구체가 포화 반응을 일으킬 수 있는 조건을 만족한다면  $\text{Al}_2\text{O}_3$  박막의 물성에 큰 영향을 주지 않는다.

4. ALD 방법의 장점인 우수한 표면거칠기를 확보하였고  $\text{Al}_2\text{O}_3$  /Si 기판의 bow 값이 10  $\mu\text{m}$  이내이기 때문에, 반데르발스 힘에 의한 실리콘 기판과의 초기접합은 대부분의 시료에서 성공적으로 이루어졌다. 초기 접합을 위한 최적의 세척조건은 APM 및 초음파 세척 각각 1 분, SPM 및 초음파 세척 각각 1 분이다. 이때 식각률은 25.1  $\text{\AA}/\text{min}$  이며 표면 거칠기는 6.75  $\text{\AA}$  였다.

5. 열접합 공정에서 가장 중요한 공정 변수는 승온율이며, 박막 성장기구에 따른 blister 거동과 같은 시각에서 해석해야 한다. TALD 방법으로 증착된  $\text{Al}_2\text{O}_3$  접합쌍 시료의 임계 승온율은 2 °C/min이며, PAALD 방법으로 증착된 시료의 임계 승온율은 5 °C/min이다. TALD  $\text{Al}_2\text{O}_3$  접합쌍의 접합 성공률이 낮은 이유는 열처리 시  $\text{Al}_2\text{O}_3$  박막 외부로 확산된 OH group 및 기타 불안정 물질의 농도가 높기 때문이다. 또한 결정화 과정에서 열적 응력에 의한  $\text{Al}_2\text{O}_3$ 의 변형력이 실리콘 직접접합의 주된 구동력인 기판의 탄성 진동과 Si-O-Al 결합력보다 매우 높기 때문이다. 이와 같은  $\text{Al}_2\text{O}_3$ 에 잠재된 열적 응력 문제를 근본적으로 해결하기 위하여 PAALD 방법을 통한  $\text{Al}_2\text{O}_3$  박막의 물성을 좀 더 정확하게 조절할 수 있는 연구가 뒤따라야 할 것이다.

6. 실리콘 연마 공정은 활성층 실리콘 및 매몰산화막의 물성에 큰 영향을 끼치지 않는다. 제작된 시료의 계면은 평활하고 미세 결함이 발견되지 않았으며, 접합에너지는 1.5  $\text{J}/\text{m}^2$  이상이다. Pseudo-MOSFET 방법을 이용하여 측정된 누설 전류 및 드레인 출력 특성을 통하여 기존의 SOI (buried with  $\text{Si}_2\text{O}$ )와 상응하는 SOI 기판이 제작되었음이 확인되었다. 이것은 PAALD 방법에 의해 증착된

$\text{Al}_2\text{O}_3$  박막이 SOI의 매몰산화막으로서 충분히 적용될 수 있음을 의미한다.

이상의 결과로부터 본 연구는 자체 발열에 의한 SOI의 문제점을 근본적으로 해결하는데 큰 공헌을 할 것으로 기대되며, 향후  $\text{Al}_2\text{O}_3$ 를 매몰산화막으로 하는 SOI 기관의 상용화가 현실화 될 수 있을 것으로 판단된다.





## References

- [1] M. Current., Solid State Technology, **2000**, 66-77.
- [2] A. E. Schmitz, J. Y. Chen, IEEE Trans. Electron Devices. **1986**, 33(1), 148-153.
- [3] W. H. Lee, T. Osakama, K. Asada, T. Sugano, IEEE Trans. Electron Devices, **1988**, 35(11), 1876-1884.
- [4] R. Rengel, D. Pardo, M. J. Martin, the 203rd ECS Proceeding, Silicon on Insulator Technology and Devices XI, **2003**, 283-288.
- [5] G. K. Celler and Sorin Cristoloveanu, Journal of Applied Physics. **2003**, 93(9)58, 4955-4978.
- [6] Das, K. K., Joshi, R. V., Chuang, C. T., Cook, P. W., Brown, R. B., European Solid-state Circuits, **2003**. ESSCIRC'03 Conference on, 16-18, 309-312.
- [7] Cristoloveanu, S., JKPS. **2003**, 39, 52-55.
- [8] Zhi-Yuan Cheng, Matthew T. Currie, Chris W. Leitz, Gianni Taraschi, Eugene A. Fitzgerald, Judy L. Hoyt, and Dimitri A. Antoniadis, IEEE Electron Device Letters, **2001**, 22(7), 321-323.
- [9] K. Oshima, S. Cristoloveanu, B. Guillaumot, G. L. Carval, C. Mazure, M. S. Kang, Y. H. Bae, J. W. kwon, S. Deleonibus, J. H. Lee, the 203rd ECS Proceeding, Silicon on Insulator Technology and Devices XI, **2003**, 45-50.
- [10] J. W. Kwon, K. W. Kwon and J. H. Lee, Y. H. Bae, C. S. Cho, S. Cristoloveanu and K. Oshima, JKPS, **2004**, 45, 593-696.
- [11] T. Suntola, A. Pakkala, and S. Linfors, U.S. Patent, **1983**, No. 4,413,022.
- [12] T. Suntola and M. J. Anston, U.S patent, **1977**, No. 4,058,430.
- [13] Hsu C. T., 1998, Thin Solid Films, **1998**, 335, 284-291.

- [14] Szczerbakow a, Dynowska E, Swiatek K, Godlewski M., Journal of Crystal Growth, 1999, 207(1-2), 148-149.
- [15] T. Suntola, "Atomic Layer epitaxy", Handbook of Thin Film Process Technology, **1995**, B1.5, 1-17.
- [16] A. W. Ott, J. W. Klaus, J. M. Johnson, S. M. George, Thin Solid Films, **1997**, 292, 135-144.
- [17] G. S. Higashi and C. G. Fleming, Appl. Phys. Letter, **1989**, 55, 19.
- [18] M. K Smit, C. A Acket, and C. J. Vander Cann, Thin Solid Films, **1986**, 138, 171.
- [19] T. S Eriksson, A. Hjortsberg, G. A. Niklasson and C. G. Granquist, Applied Optics, **1981**, 20(15), 2724.
- [20] K. P. Pande, V. K. R. Nair, and D. Guitierrez, J. Appl. Phys., **1983**, 45(9), 5436.
- [21] M. Ishida, I. Kata kabe, and T. Nakanura, Appl. Phys. Lett. **1988**, 52(20), 1672.
- [22] K. Oshima, S. Cristoloveanu, B. Guillaumot, G. L. Carval, S. Deleonibus, H. Iwai, C. Mazure, K. H. park, 2002 IEEE International SOI conf., **2002**, 95-96.
- [23] H. Nakayama et al, 2000 IEEE International SOI conf., **2000**, 128-129.
- [24] S. Cristoloveanu, "Silicon films on sapphire", Rep. Prog. Phys., **1987**, 3, 327.
- [25] Hon Wai Lan, IEEE Circuits and devices Magazine, **1987**, 6-11.
- [26] H. Oshashi, J. Ohura, T. Tskakoshi, M. Simbo, IEEE IEDM. **1986**, 46-52.
- [27] A. J. Auberton Herve, Michel Bruel, Bernard Aspar, Christophe Maleville, and Hubert Moriceau, 1997, IEICE Trans. Electron., **1997**, E80-C, no.3,358-362.
- [28] T. Yonehara, K. Sakaguchi and N. Sato, Appl. Phys. Lett., **1994**, 64,

2108-2100.

- [29] Bedair SM, Tischler MA, Katsuyama T, El-Masry NA., Appl. Phys. Lett, **1985**, 47(1), 51-53.
- [30] Gong JR, Jung D, El-Masry NA, Bedair SM., Appl. Phys. Lett., **1990**, 57(4), 400-402.
- [31] T. Suntola, Thin Solid Films, **1992**, 216, 84-89.
- [32] Gyula Eres, Appl. Phys. Lett., **1995**, 67(12), 1727-1729.
- [33] Sneh O, Cameron MA, George SM., Surf. Sci., **1996**, 364(1), 61-78.
- [34] Ott AW, Klaus JW, Johnson JM, George SM., Thin Solid Films, **1997**, 292, 1-2, 135-144.
- [35] S. M. Bedair, J. Vac. Sci. Technol., **1994**, B12(1), 179-185.
- [36] M. Prutton, "Introduction to surface Science", Oxford University Press, **1994**, 124-125.
- [37] David A Glocker and S Ismat Shah, "Handbook of thin film process technology" IOP publishing Ltd, **1995**, B1.5:1-17.
- [38] Kaxiras E., Phys. Rev. B-Condensed Matter, **1997**, 56(20), 13455-63.
- [39] Weon G. Jeong et al., Appl. Phys. Lett., **1989**, 55(3), 244-246.
- [40] D. I. Pomerantz, US patent, **1968**, No. 3,397,278.
- [41] G. Wallis et. al., J. Appl. Phys., **1969**, 40(10), 3946.
- [42] J. B. Lasky et. al., Proc. IEEE Internatioanl Electron Devices Meeting, **1985**, 684.
- [43] J. B. Lasky, Appl. Phys. Lett., **1986**, 48(6), 78.
- [44] M. Shimbo et. al., J. Appl. Phys., **1986**, 60(8), 2987.
- [45] D. Dawson, "History of Tribology" Longman, Londoan, **1979**.
- [46] Lord Rayleigh, Proc. Phys. Soc., **1936**, A156, 326.
- [47] J. Israelachvili, "Intermolecular & Surface Forces", Academic Press, London, **1991**.
- [48] H. Takaki, K. Kikuchi and R. Maeda, Appl. Phys. Lett, **1996**, 68,

2222.

- [49] T. H. Park, Y. S. Ko, T. E. Shin and J. G. Lee, *J. Electrochem. Soc.*, **1996**, 142(2), 571.
- [50] L. Pauling, "The Nature of the Chemical Bond", Cornell University Press, Ithaca, NY, **1960**, 458.
- [51] T. A. Michalske, E. R. Fuller, *Jpn. J. Appl. Phys.*, **1990**, 29, L2408.
- [52] C. G. Armistead, J. A. Hockey, *J. Phys. Chem.* **1969**, 73, 3947.
- [53] M. Grundner, *J. Vac. Sci. Technol.*, **1987**, A5(4), 2011.
- [54] J. W. Whalen, *J. Phys. Chem.*, **1961**, 65, 1676.
- [55] T. A. Michalske et. al., *J. Am. Ceram. Soc.*, **1985**, 68, 586.
- [56] M. K. Weldon, et. al., *Proc. of 7rd International Sysmposium on Semiconductor Wafer Bonding: The Electrochemical Society*, Pennington, NJ, **1998**, 97-36, 229.
- [57] T. A. Michalske et. at., *J. Appl. Physics.*, **1984**, 56, 2686.
- [58] Q. Y. Tong, U. Gosele, *J. Electrochem Soc.*, **1997**, 144(1), 384.
- [59] T. Suntola, "Hand book of Crystal Growth III, Thin Solid Films and Epitaxy", Elsevier Science, Amsterdam, **1994**, ch. 14.
- [60] Woo Seok Jeon, Sung Yang, Choon-soo Lee, Sang-Won Kang, *J. Electrochem. Society*, **2002**, 149(6) 1-0.
- [61] Wontae Cho, Kiwhan Sung, Ki-Seok An, Sun Sook Lee, Taek-Mo Chung, and Yunsoo Kim, *J. Vac. Sci. Technol.* **2003**, 21(4).
- [62] Chang Wook Jeong, Jang Sik Lee, Seung Ki Joo, *J. Kor. Inst. Met. & Mater.*, **2000**, 38(10), 1395-1399.
- [63] Jin Seong Park, Hyung san Park, Sang won kang, *J. Electrochem. Soc.*, **2002**, 149(1), C28-32.
- [64] E. H. Nicollian et al., "MOS physics and Technology", Wiley, New York, **1981**.
- [65] K-T Wan, et. al., *J. Mater. Res.*, **1993**. 8, 1128.
- [66] W. P. Maszara, et. al., *J. Appl. Phys.*, **1988**, 64, 4943.

- [67] G. Cha. et. al., Proc. of 2nd International Symposium on Semiconductor Wafer Bonding: The Electrochemical Society, Pennington, NJ, **1993**, 93-29, 1993.
- [68] Cristoloveanu, S., Williams, S., Electron Device Letters, IEEE, **1992**, 13(2), 102-104.
- [69] Ravariu, C. Rusa, A., Ravariu, F., Dobrescu, L., Dobrescu, D., Mocrodlectronics, 2004. 24th International Conference on, **2004**, 1(16-19), 249-252.
- [70] Cristoloveanu, S., Munteanu, D., Liu, M. S. T., Electron Devices, IEEE Transactions on, **2000**, 47(5), 1018-1027.
- [71] Rusa, A., Ionescu, A. M., Cristoloveanu, S., Chovet, A., Seghir, H., Semiconductor Conference, 1995. CAS'95 Proceedings., 1995 International, **1995**, 11-14, 557-560.
- [72] D. Munteanu, S. Cristoloveanu and E. Guichard, Solid State Electornics, **1999**, 43(3), 547-554.
- [73] P. Jone, J. A. Hockey, J. Chem. Soc. Faraday Trans. **1972**, I68, 907.
- [74] S. Haukka, E-L. Lakomaa, A. Root, J. Phys. Chem. **1993**, 97, 5085.
- [75] An. Il Sin. "Ellipsometry", Hanyang Univ. Press., **2000**.
- [76] Garfunkel-Rutgers, ALD meeting, **2002**.
- [77] B. E. A. Saleh, M. C. Reich, "Fundamentals of photonics", John Wiley and Sons Inc., **1991**.
- [78] G. H. Hearting, Ferroelectrics, **1987**, 75, 25.
- [79] Kyosuke Oshima, Sorin Cristoloveau, Bernard Guillaumont, Simon Deleonibus, Hiroshi Iwai, J. Electrochem. Soc., **2004**, 151, 257.
- [80] Sorin Cristoloveanu, JKPS, **2004**, 45(5 ), 11891192.